Буферное запоминающее устройство

 

Изобретение относится к вычислительной технике и может быть использовано в качестве буферного запоминающего устройства для систем сбора и обработки информации. Цель изобретения повышение надежности буферного запоминающего устройства. Устройство содержит блок 1 памяти, мультиплексор 2, счетчики. 3 и 4, реверсивньш счетчик 5, дешифратор 6, селектор 7, формироватапь 8 импульсов, регистры 9 и 10, блок 11 сравнения, блок 12 контроля, элементы 13-16 задержки , блок 17 синхронизации, элементы И 18-22, элементы ИЛИ 23-25, эпементы НЕ 26-28. 1 ил.

СОЮЗ СОВЕТСНИХ

СоаЮЛИСТИЧЕСНИХ

РЕСПУБЛИН др 4 С 11 С 19/00 Ий.7 ..

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ (21) 4180792/24-24 (22) 12.01.87 (46) 15.11.88, Бюл. Р 42 (72) Б.С.Лупиков, Б.M,Àíòoíoâ и Н.А.Андреев (53) 681. 327. 6 (088.8) (56) Авторское свидетельство СССР

Р 1251181, кл. G 11 С 19/00, 1986.

Авторское свидетельство СССР

И - 1298757, кл . G 06 Р 13/00, 1986. (54) БУФЕРНОЕ ЗАПОМИНА10ЩЕЕ УСТРОИСТ БО (57) Изобретение относится к вычислительной технике и может быть ис.SU» 1437923 А1 пользовано в качестве буферного запоминающего устройства дпя систем сбора и обработки информации. Цель изобретения — повышение надежности буферного запоминающего устройства ° Устройство содержит блок 1 памяти,мультиплексор 2, счетчики. 3 и 4, реверсивный счетчик 5, дешифратор 6, селектор 7, формирователь 8 импульсов, регистры 9 и 10, блок 11 сравнения, блок .12 контроля, элементы 13-16 задержки, блок 17 синхронизации, элементы И 18 — 22, элементы ИЛИ 23-25, элементы НЕ 26-28. 1 ил .

1437923 то выходной сигнал элемента И 21 поступит на выход 36 устройства, свидетельствуя о ненормальном завершении операции чтения. Задним фронтом сигнала на выходе эл емента И 19 пр ои зводится запись в регистр 10 считанных данных. Задним фронтом сигнала на выходе чтения блока 17 синхронизации производится модификация содержи- 1ð мого счетчика 4 (добавляется единица) и счетчика 5 (вычитается единица), Низкие уровни сигналов на выходах дешифратора 6, т,е, на выходах 34 и

35 устройства, свидетельствуют о сос- 16 тояниях "Буфер заполнен" и Буфер пуст" соответственно, Повторное выполнение операции чтения выполняется устройством аналогично.Блок 17 синхронизации предназначен 20 для разрешения конфликтных ситуаций при одновременном поступлении запросов на запись и чтение данных.

Для нормальной работы устройства величина задержки сигнала на элемен- 2Á тах 14, 16 задержки должна быть не менее суммы времени двух циклов обращения к блоку 1 памяти, Формула из обретения 30

Буферное запоминающее устройство, содержащее блок памяти, информационные выходы которого являются информационными выходами устройства, адресные входы блока памяти подключены к вьгходам мультиплексора, информационные входы которого-соединены с выходами первого и второго счетчиков соответственно, вход управления блока 1р памяти подключен к выходу формирователя импульсов, вход которого соеди- нен с выходом первого элемента задержки, реверсивный счетчик, вход обратного счета которого подключен к счетному входу второго счетчика, а выходы реверсивного счетчика соединены с входами дешифратора, первый выход которого является первым выходом управления устройства, установочный 5О вход реверсивного счетчика соединен с установочными входами первого и второго счетчиков и является входом установки устройства, селектор, выход. которого подключен к первому входу первого элемента И, первый элемент

ИЛИ, второй элемент задержки, второй и третий элементы И, первые входы которых объединены, второй вход третьего элемента И соединен с вторым входом второго элемента И через первый элемент НЕ,,четвертый элемент И, о т— л и ч а ю щ е е с я тем, что, с целью повышения надежности устройства, в него введены первый и второй регистры, блок ".îíòðîëÿ, блок синхронизации, блок сравнения, второй и третий элементы И И, пятый элемент И, третий и четвертый элементы задержки, второй и третий элементы НЕ, причем информационные входы первого регистра соединены с информационными входами устройства, первый вход управления которого подключен к входу управления первого регистра, первому входу второго элемента ИЛИ и входу третьего элемента задержки, выход которого соединен с вторым входом первого элемента И, третий вход и выход которого подключены к первому выходу дешифратора и второму входу второго элемента

ИЛИ соответственно, первый вход третьего элемента ИЛИ является вторым входом управления устройства, второй вход третьего элемента ИЛИ подключен к выходу второго элемента задержки, выходы второго и третьего элементов

ИЛИ соединены соответственно с первым и вторым входами блока синхронизации, первый выход которого подключен к входу первого элемента задержки, входу управления мультиплексора, счетному входу первого счетчика и входу. прямо" го счета реверсивного счетчика, второй выход блока синхронизации через четвертый элемент задержки соединен со счетным входом второго счетчика, первыми входами четвертого и пятого элементов И, установочный вход блока синхронизации подключен к установочным входам устройства и второго регистра, информационные входы которого соединены с выходами блока памяти, входами блока контроля и первыми входами блока сравнения, вторые входы которого подключены к выходам второго регистра, вход управления которого соединен с вторым выходом управления устройства и выходом пятого элемента И, второй вход которого подключен к выходу блока контроля и через второй элемент НЕ к первому входу первого элемента ИЛИ, третий вход пятого элемента И соединен с выходом блока сравнения и через третий элемент НЕ с вторым входом первого элемента ИЛИ, выход которого подключен

1437923

Составитель В. Гордонова

Техред M.Õîäàíè÷ Корректор М.Васильева Редактор М.Келемеш

Закаэ 5900/52

Тираж 590

ВНИИПИ Государственного комитета СССР по делам иэобретений и открытий

113035, Москва, Ж-35, Раушская наб., д, 4/5

Подписное

Производственно-полиграфическое предприятие, r. Ужгород, ул, Проектная, 4 к второму входу четвертого элемента

И, выход которого соединен с первым входом второго элемента И, выход второго элемента И подключен к входу второго элемента эадержки, а выход третьего элемента И является третьим выходом управления устройства, второй выход дешифратора и второй вход второго элемента И являются четвертым выходом управления устройства, информационные входы блока памяти соединены с выходами первой и второй групп первого регистра, выходы второй группы которого соединены с входами селектора.