Телеметрическое устройство

 

Изобретение предназначено для допускового контроля параметров, относится к технике телеконтроля и телеуправления и может быть использовано в автоматизированных системах контроля и управления. Цель изобретения - повышение достоверности допускового контроля параметров при воздействии случайных импульсных помех . Устройство содержит коммутатор 1, блок сравнения 2, преобразователь код - напряжение 3, элементы И 4, 11, запоминающие блоки 5, 6, блок управления 7, буферный запоминающий блок 8, элемент И-ИЛИ 9 и счетчик 10, триггер 12. Устройство выдает параметры результата контроля с учетом анализа двух циклов контроля датчиков и адрес датчика, необходимый для идентификации результатов контроля. 2 з.п. ф-лы, 4 ип. g

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИН (5i)4 С 08 С 19/08

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К Д ВТОРСКОМУ СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 4256450/24-24 (22) 04.06.87 (46) 30, 11. 88. Бюл. № 44 (72) 10.Ф.Лушников и В.В.Чернышков (53) 621. 398(088. 8) (56) Авторское свидетельство СССР № 622059, кл. G 08 С 19/28, 1969.

Авторское свидетельство СССР

¹ 1188775, кл. G 08 С 19/28, 1985 . (54) ТЕЛЕМЕТРИЧЕСКОЕ УСТРОЙСТВО (57) Изобретение предназначено для допускового контроля параметров, относится к технике телеконтроля и телеуправления и может быть использовано в автоматизированных системах

ÄÄSUÄÄ 1441433 А1 контроля и управления. Цель изобретения — повышение достоверности допускового контроля параметров при воздействии случайных импульсных помех. Устройство содержит коммутатор

1, блок сравнения 2, преобразователь код — напряжение 3, элементы

И 4, 11, запоминающие блоки 5, б, блок управления 7, буферный запоминающий блок 8, элемент И-ИЛИ 9 и счетчик 10, триггер 12. Устройство выдает параметры результата контроля с учетом анализа двух циклов контроля датчиков и адрес датчика, необходимый для идентификации результатов контроля. 2 з.п. ф-лы, 4 ил.

1441433

Изобретение относится к технике тглекоитроля и телеуправления и мобыть HcII0JIb30BRHQ B автоматизированных системах контроля и управления.

Цель изобретения — повышение достоверности допускового контроля параметров.при воздействии случайных импульсных помех. 1G

На фиг. 1 представлена блок-схема предлагаемого устройства; на фиг.2 схема блока управления и диаграмми его работы; на фиг. 3 - функциональная блок-схема блока сравнения," на фиг. 4 — эпюры напряжений на выходах блоков.

Устройство (фиг, 1) содержит коммутатор 1, блок 2 сравнения, преобразователь 3 код — напряжение, первый элемент И 4, запоминающие блоки

5 и 6, блок 7 управления, буферный запоминающий блок S, элемент И-ИЛИ 9, счетчик 10, второй элемент И 11 и триггер 12. 25

Блок управления (фиг, 2) состоит из триггера 13, элемента И 14, распределителя 15 импульсов, элемента

ИЛИ 16 и элементов НЕ 17 и 18.

Блок 2 сравнения (фиг. 3) состоит из элемента 19 вычитания, компаратора 20, преобразователя 21 уровня, элемента НЕ 22, коммутатора 23 и формирователя 24 одиночного импульса.

Устройство работает следующим образом.

Очередной импульс частоты ТИ/2 с выхода элемента И 1 1 устанавливает коммутатор 1 в состояние, нри котором в соответствии с изменившимся кодом адреса на выходе коммутатора появляется сигнал i-ro датчика (канала) . Кроме то" î, этот же импульс частоты ТИ/2 с выхода элемента И 11 устанавливает счетчик 10 в исходное (нулевое) состояние и триггер 13 блока 7 управления (фиг. 2) в состояние " 1" . Сигнал низкого логического уровня с инверсного выхода . О триггера запрещает в дальнейшем прохождение импульсов частоты ТИ/2 через элемент И 11 (фиг. 1) . Сигнал высокого уровня с прямого плеча триггера

13 (фиг. 2) разрешает прохождение импульсов частоты ТИ/2 через элемент

И 14 на распцеделитель 15 импульсов.

:Сигналы с первых двух выходов распределителя 15 импульсов проходят через элементы ИЛИ 16 и НЕ 18, образуя комбинации, необходимые цля управления запоминающим блоком 5 (фиг. 1), организации режимов считывания и записи последовательно. Третий импульс с выхода распределителя

15 импульсов инвертируется на элементе НГ 17 и устанавливает триггер 13 в исходное ("0") состояние. На этом работа блока 7 управления в каждом цикле опроса заканчивается. Диаграмма (фиг. 2) иллюстрирует работу блока 7 управления.

Установленный адрес i-го канала с выхода коммутатора 1 (фиг. 1) поступает на адресные входы обоих запоминающих блоков 5 и 6 и в буферный запоминающий блок 8. Запоминающий блок

6 представляет собой перепрограммируемое постоянное запоминающее устройство, содержащее по соответствующи11 адресам коды номинальных (эталонных) значений сигналов всех контролируемых датчиков. В соответствии с адресом 1 го датчика код его номинального значения поступает на управляемый элемент И-ИЛИ 9.

Триггер 12 находится в состоянии

"0, при котором сигнал высокого уровня с его нулевого выхода разрешает прохождение кода сигнала i-ro датчика из запоминающего блока 6 через элемент И-ИЛИ 9 и преобразователь

3 код — напряжение на вход блока 2 сравнения, на второй вход которого поступает с выхода коммутатора датчиков аналоговый сигнал 1 го датчика, Рассмотрим работу блока 2 сравненияия (фиг, 3) . Входные аналоговые сигналы (текущий и номинальный) i-го датчика поступают на входы схемы 19 вычитания, с выхода которой разница этих сигналов йН) поступает на вход компаратора 20, на второй вход последнего с выхода коммутатора 23 поступает постоянное напряжение выбранного порога (при сравнении) или нулевой потенциал (в режиме преобразования) в зависимости от сигнала управления коммутатором, которым является выход единичного плеча триггера 12 (фиг. 1) .

В рассматриваемом случае (триггер

12 установлен в нулевое состояние) на выходе коммутатора 23 (фиг. 3) присутствует потенциал выбранного допуска (U„quan ) °

55

3 14414

Е сли сигнал Л U меньше U g,„, т.е. аналоговый сигнал i-го датчика превышает номинальное значение на величину, меньшую установленного допуска ("норма"), на выходе компаратора 20 присутствует высокий потенциал, который преобразуется на преобразователе

21 уровня в логический уровень. Низкий логический уровень в этом случае с выхода элемента НЕ 22 поступает на элемент И 4 (фиг. 1). Импульс на выходе формирователя 24 не появляется (фиг. 3)..

Еслы же сигнал U (фиг. 3) больше U*<„, т. е. аналоговый сигнал

i-го датчика превышает номинальное значение на величину, большую установленного допуска ("не норма"), на выходе компаратора 20 присутствует 20 низкий потенциал, и, следовательно, высокий логический уровень с выхода блока 2 сравнения поступает на элемент И 4 (фиг. 1).

Запоминающий блок 5 представляет 25 собой оперативное запоминающее устройство (ОЗУ) для хранения текущих результатов контроля параме ров.

На втором такте частоты ТИ/2, считая от момента появления импульса на 30 выходе элемента И 11 (фиг. 1), в соответствии с сигналами блока управ. ления (фиг. 2) происходит считывание из запоминающего блока 5 (фиг. 1) запомненной в предыдущем цикле контроля информации о результате контроля 1.-го датчика ("норма" — "0", "не норма" — "1" ), Информация с выхода второго запоминающего блока поступает на второй до вход .элемента И 4, После считывания информации из запоминающего блока 5 осуществляется по aqpecy i-го датчика запись в него результата контроля датчика в текущем цикле.

Результаты контроля (текущий и предыдущий) 1"го датчика сравниваются на элементе И 4.

Сигнал высокого уровня на выходе элемента И 4 появляется лишь тогда, .когда сигнал i-го датчика выходит за пределы допуска в текущем цикле контроля (высокий потенциал на вхо,це элемента И 4 с выхода блока 2 сравнения) и в предыдущем цикле контроля (высокий потенциал на втором входе элемента И 4 с выхода за33

4 поминающего блока 5 в режиме считывания).

Этот сигнал устанавливает триггер

12 в состояние " 1". При этом сигнал низкого уровня с нулевого выхода триггера 12 запрещает прохождение импульсов частоты ТИ/2 через элемент

И 11, а сигнал высокого уровня с единичного выхода триггера 12 разрешает прохождение через элемент И-ИЛИ 9 сигнала (кода) с выхода счетчика 10, одновременно поступающего на вход блока 7.

В этом случае в блоке 2 сравнения происходит сравнение аналогового сигнала i-го датчика и сигнала, преобразованного в аналог из текущего кода счетчика 10. Происходит преобразование сигнала i-ro датчика.

По окончании процесса преобразования положительный фронт сигнала с выхода компаратора 20 (фиг. 3) воздействует на формирователь 24 одиночного импульса, положительный импульс с его выхода возвращает триггер 12 в исходное (нулевое) состояние и производит запись в буферный блок 8 адреса и оцифрованного значения напряжения i-ro датчика, превысившего допуск (не норма )..

Очередной импульс частоты ТИ/2 проходит через элемент И 11, и начинается цикл контроля очередного

i+1-го датчика.

При первоначальном включении устройства коммутатор 1 каналов устанавливается в какое-либо состояние контроля i-ro датчика. При этом, если триггер 13 случайно установился в единичное состояние, происходит преобразование и последующая разовая выдача в линию напряжения >-ro датчика, затем установка триггера 13 в нулевое состояние, и устройство работает аналогично рассмотренному.

Устройство выдает в линию результат контроля с учетом анализа двух циклов контроля одноименного датчика, что исключает воздействие импульсных помех, длительность которых меньше периода частоты опроса одноименного датчика (канала).

Кроме того, в линию выдается вместе с кодом сигнала датчика его адрес, необходимый для идентификации результатов контроля.

41433

5 14

Формула изобретения

1. Телеметрическое устройство, содержащее коммутатор, коды группы которого являются входами группы устройства, первый и второй выходы соответственно соединены с входом первого запоминающего блока и первым входом блока сравнения, вход коммутатора подключен к выходу первoro элеменна И и объединен с первым входом счетчика, второй вход котброго объединен с первым входом первого элемента И и является первым тактовым входом устройства, триггер, первьсй выход которого соединен с вторым входом первого элемента И и первым входом элемента И-ИЛИ, второй вход которого объединен с вторым входом блока сравнения и подключен к второму выходу триггера, выход счетчика соединен с третьим входом элемента

И-ИЛИ, выход которого подключен через преобразователь код — напряжение к третьему входу блока сравнения, первый выход которого соединен с перHblM входом триггера, выход первого запоминающего блока подключен к четвертому входу элемента И-ИЛИ, о т лнч ающее ся тем, что, с целью повышения достоверности допускового контроля параметров при воздействии случайных импульсных помех, в него введены второй запоминающий блок, блок управления, второй элемент

И и буферный запоминающий блок, выход и первый вход которого являются соответственно выходом и вторым тактовым входом устройства, второй вход буферного запоминающего блока соеди/ нен с выходом счетчика, третий вход - с первым выходом блока сравнения, четвертый выход объединен с первым входом второго запоминающего блока и подключен к первому выходу коммутатора, выход второго запоминающего блока подключен к первому входу второго элемента И, второй вход которого объединен с вторым входом второго запоминающего блока и подключен Ic второму выходу блока сравнения, выход второго элемента И соединен с вторым входом триггера, первый выход блока управления подклю-.ен к третьему входу первого элеглента И, второй и третий выходы " к тре; ь: у и четвертому входам второго запоми5 нающего блока соответственно, первый вход блока управления является первым тактовым входом устройства, второй вход соединен с выходом первого эле1ð мента И, 2. Устройство по и. 1, о т л и— ч а ю щ е е с я тем, что блок сравнения содержит элемент вычитания, компаратор, преобразователь уровня сигнала, элемент НЕ, коммутатор и формирователь:одиночного импульса, первый и второй входы элемента вычитания являются соотве т стве нна первым и третьим входами блока, выход эле20 мента вычитания соединен с первым входом компаратора, выход которого через преобразователь уровня сиг ci ла подключен к входам формирователя одиночного импульс и элемента 1.К, 25 второй вход компаратора соединен с выходом коммутатора, первый вход которого подключен к шине допускового потенциала, третий вход является BTo " рым Входом блока, Вы:::Одь1 злемепт3 IK др и формирователя одиночного импульса являются соответстBFHHo вторым и первым гсыходами блока.

Зс Устройств - по пс 1 о T л H ч а ю щ е. е с я тем, что блок управ35 ления содержит триггер „элемент И„ распределитель импульсов. элемент ШИ и зле:ленты НГ первый выход триггера подключен к первому входу элемента И, 40 гыход которого соединен с входом распределителя импульсов, первый выход которого подкл|элен к первому входу элемента ИЛИ, а второй выход — к входу перво о элемента 1:1 . и второж в оду элемента ИЛИ, третий выход — к элемента НЕ, вьн;-OZ; Которого соединен с первым входом триггера, выход элемента ИЛИ явл; ется гервым выходом блока, выход второго элемента НЕ является вторым выходом

50 блока, второй выход триггера — третьим, вторые входы триггера и элемента

И соответственно — вторым и первым входами блока.

144! 433

1441433

Редактор А.Лежнина

Заказ 6291/54 Тираж 558 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раунская наб., д, 4/5

Производственно-полиграфическое предприятие, г, Ужгород, ул, Проектная, 4

ЗЫБИ дьа

Bee C (Гйи ck. ср08е

Составитель 3. Низамутдинова

Техред Л. Олийнык Корректор С. Черни