Телеметрическое устройство

 

Изобретение относится к технике телеконтроля и телеуправления, в частности к устройствам допускового контроля. Телеметрическое устройство содержит коммутатор 1, блок сравнения 2, элемент И 4, блоки памяти 4 и 9, постоянный блок памяти 5, триггер 6, счетчик 7, буферный блок памяти 8, анализатор 10, первый 11 и второй 12 тактовые входы, информационный 13 и сигнальный 14 выходы. Устройство автоматически определяет датчики, подлежащие защите от помех, исключает повторную выдачу уже выданного результата измерения потребителю. 1 ил., 1 табл.

Изобретение относится к технике телеконтроля и телеуправления, в частности к устройствам допускового контроля.

Известны телеметрические устройства, осуществляющие допусковый контроль текущих значений датчиков и выдачу в линию тех значений датчиков, которые выходят за норму, содержащие коммутатор датчиков, компаратор, преобразователь код-напряжение, блок памяти, элемент И-ИЛИ, счетчик, элемент И, триггер.

Недостатками этих устройств являются необходимость сравнения на компараторе только аналоговых сигналов, что ограничивает возможности устройства и снижает точность контроля, а также низкая устойчивость к импульсным помехам. Кроме того, устройство не обеспечивает оценки новизны выдаваемого сообщения, так как не отслеживается предыдущее показание датчика, т.е. имеет информационную избыточность.

Наиболее близким по технической сущности к изобретению является телеметрическое устройство, содержащее коммутатор, блок сравнения, блок преобразования, первый и второй элементы И, запоминающий блок, постоянное запоминающее устройство (ПЗУ), элемент И-ИЛИ, блок управления, буферный запоминающий блок, счетчик, триггер.

В этом устройстве проводится сравнение аналогового сигнала с номинальным значением датчика, хранящимся в цифровом виде в ПЗУ и преобразованным в аналоговый сигнал в блоке преобразования. Результат сравнения V сравнивается с постоянной для всех датчиков нормой V_доп, при превышении которой на триггере фиксируется сигнал "Событие" (не норма) и производится запись в цифровом виде измеренного параметра и адреса датчика в буферный запоминающий блок. Для повышения помехоустойчивости "Событие" фиксируется лишь при наличии "Не нормы" в предыдущем цикле измерения, информация о результатах которого ("0", "1") хранится в запоминающем блоке.

Недостатками известного устройства являются следующие: 1. Устройство осуществляет допусковый контроль только сигналов аналоговых датчиков, но не цифровых кодов (групп сигнальных датчиков).

2. Вследствие хранения в ПЗУ номинальных значений датчиков, последующего преобразования цифра-аналог и вычитания полученного значения из реального сигнала датчика, допусковый контроль проводится с единым допуском для всех датчиков независимо от шкал измерения и типов датчиков.

3. Как правило, в устройствах допускового контроля есть датчики, требующие защиты от помех (датчики важных событий, сигнализирующие об аварийных ситуациях), и датчики, требующие повышенного быстродействия (остальные датчики событий). Вследствие задержки на цикл всех результатов измерений теряется оперативность принятия решений, т.е. снижается общее быстродействие устройства.

4. Так как в буферный запоминающий блок производится запись всех показаний, превысивших порог, при наличии превышения порога в предыдущем цикле, то если датчик постоянно находится за порогом, в буферный запоминающий блок в каждом цикле измерения, начиная со второго, пишется информация о нем. Это приводит к расходу объема буферного запоминающего блока на один датчик, т. е. к избыточности устройства.

Целью изобретения является: 1. Расширение функциональных возможностей устройства за счет сравнения в цифровом компараторе цифровых кодов, что делает возможным обработку сигналов как цифровых датчиков, так и аналоговых, предварительно преобразованных аналого-цифровым преобразователем в цифровой код. Кроме того, сравнение сигнала с цифровыми нормами, хранящимися в ПЗУ, позволяет для каждого датчика задать индивидуальные нормы как для верхнего значения, так и для нижнего. Это существенно повышает точность измерения и контроля.

2. Повышение общего быстродействия устройства за счет логической обработки предыстории и результатов измерений и автоматического определения необходимости защиты от помех конкретных датчиков событий с признаками "важности", хранящимися в ПЗУ вместе с нормами датчиков. Это позволяет также устранить избыточность устройства, так как исключается возможность записи в буферный запоминающий блок неизменившихся параметров одного и того же датчика события, постоянно находящегося за нормой. Запись будет производиться только при выходе датчика за норму из исходного состояния.

На чертеже показана схема устройства.

Устройство (см. чертеж) содержит коммутатор 1, блок сравнения 2, элемент И 3, первый блок памяти 4, блок постоянной памяти 5 (ПЗУ), триггер 6, счетчик 7, буферный блок памяти 8, второй блок памяти 9 и анализатор 10, первый 11 и второй 12 тактовые входы, информационный 13 и сигнальный 14 выходы в линию.

Коммутатор 1 может состоять, например, из собственно коммутатора аналоговых и цифровых датчиков, переключателя аналог-цифра и аналого-цифрового преобразователя.

Блок сравнения 2 сравнивает цифровые коды на входах и выдает на первый выход результат "Норма - "Не норма". На второй выход выдается код информации датчика.

Блоки памяти 4 и 9 запоминают результат сравнения ("0" или "1") по адресу каждого датчика. Постоянный блок памяти 5 (ПЗУ) содержит адреса датчиков, верхние и нижние нормы, признаки "важности" событий.

Буферный блок памяти 8 запоминает измеренные значения датчиков месте с адресами. Имеет встроенный формирователь сигналов, необходимых для записи и считывания информации. Выдача в линию запомненной информации через первый выход 13 устройства тактируется импульсами ТИ 1, поступающими через первый тактовый вход 11 устройства.

Устройство работает следующим образом.

В исходном состоянии блоки памяти 4 и 9, триггер 6, счетчик 7 и буферный блок памяти 8 обнулены (например, по включению питания). При поступлении тактовых импульсов ТИ 2 через второй тактовый вход 12 на счет 7 на его выходе происходит перебор параллельного кода адреса ПЗУ 5. Интервал между импульсами ТИ 2 является канальным интервалом между измерениями.

В начала каждого интервала происходит сброс триггера 6 импульсами ТИ 2. По установившемуся на счетчике 7 адресу ПЗУ 5 происходит считывание из ПЗУ 5 кода адреса i-го датчика события, который с второго выхода ПЗУ 5 поступает на коммутатор 1, подключая i-й датчик к устройству. Результат измерения в цифровом виде поступает на первый вход блока сравнения 2, на втором входе которого присутствуют коды верхней и нижней норм для i-го датчика, считанные из ПЗУ 5. Блок сравнения 2 выдает на первые входы элемента И 3 и первого блока памяти 4 логический "0", если значение i-го датчика в пределах норм, и "1", если значение вышло за норму. Кроме того, измеренное значение датчика поступает с второго выхода блока сравнения 2 на информационный вход буферного блока памяти 8. Если результат сравнения "не норма" ("1"), то прохождение этого сигнала через элемент И 3 зависит от результата логической обработки предыдущих опросов этого датчика в анализаторе 10. Каждый интервал обработки делится на два этапа. В первом происходит считывание из блоков памяти 4 и 9 информации о состоянии i-го датчика в предыдущем цикле опроса, а также анализ наличия у i-го датчика признака "важности", поступившего из ПЗУ 5 на первый вход второго блока памяти 9 и анализатора 10. Во втором этапе после принятия решения о наличии "события" или "важного события" происходит запись в блоки 4 и 9 результатов обработки датчиков.

Анализатор 10 реализует следующую функцию (см. таблицу).

Допустим, произошел выход i-го датчика за норму. Поскольку в исходном состоянии в оба блока 4 и 9 записаны "0", то при состоянии датчика "не норма" и отсутствии у датчика признака "важности" ("1") анализатор 10 разрешил прохождение "1" с первого выхода блока сравнения 2 через элемент И 3 на S-вход триггера 6, установив его в состояние "событие", разрешил запись кода информации i-го датчика, поступающего на информационный вход буферного блока памяти 8 вместе с адресом i-го датчика, поступившим на адресный вход блока 8 с ПЗУ 5. Далее по i-му адресу первого блока памяти 4 записывается "1" ("не норма"), поступающая со второго выхода блока сравнения 2.

Во втором цикле опроса, если i-й датчик остается за нормой, анализатор 10 считывает из первого блока памяти 4 "1", из второго блока памяти 9 - "0", из ПЗУ 5 - признак отсутствия "важного события" ("0") и запрещает прохождение "1" через элемент И 3 и введение триггера 6. Запись информации в буферный блок памяти 8 не производится. Информация от i-го датчика повторно запишется в буферный блок памяти 8 лишь после того, как код датчика войдет в норму (в первый блок памяти 4 запишется "0") и снова выйдет за ее пределы.

Если в ПЗУ 5 по адресу i-го датчика записан признак "важности" ("1"), то при выходе датчика за норму обработка пойдет следующим образом.

Измерение и сравнение с нормой, запись в первый блок памяти 4 "1" произойдет аналогично изложенному, но запись в буферный блок памяти 8 не производится и сигнал "важное событие" с второго выхода анализатора 10 в линию не выдается, так как анализатор 10 должен определить, не вызвано ли "важное событие" помехой. Для этого выдача признака "важное событие" запрещается по наличию считанных "0" из блоков 4 и 9 и признака "важности", считанного из ПЗУ 5, т.е. в первом цикле происходит предварительная обработка датчика с результатом "отсутствие события".

Если во втором цикле i-й датчик продолжает находиться за нормой, то анализатор 10, считав из первого блока памяти 4 "1", из второго блока памяти 9 "0" и из ПЗУ 5 - признак "важного события" ("1"), принимает окончательное решение, что произошло "важное событие". В буферный блок памяти 8 записывается информация о датчике, а в линию через сигнальный выход 14 устройства выдается сигнал "важное событие" со второго выхода анализатора 10. По этому сигналу внешние устройства определяют дальнейшие действия объекта, на котором установлено телеметрическое устройство.

Одновременно с этим происходит перезапись "1" во второй блок памяти 9 из первого блока памяти 4 и подтверждение "1" в первом блоке памяти 4. Если в последующих циклах i-й датчик остается за нормой, то анализатор 10 по наличию "1" на первом и втором входах блокирует дальнейшую запись информации i-го датчика в буферный блок памяти 8 и выдачу сигнала "важное событие" в линию. Указанная обработка проводится по каждому датчику раздельно.

Таким образом, введение в известное устройство анализатора и второго блока памяти в указанной связи между собой и другими блоками устройства позволяет путем логической обработки предыстории и результатов измерений повысить быстродействием, устранить избыточность устройства, производить допусковый контроль аналоговых и цифровых датчиков по индивидуальным для каждого датчика нормам, в отличие от устройства-прототипа, не ухудшая его помехоустойчивости и других параметров.

Формула изобретения

ТЕЛЕМЕТРИЧЕСКОЕ УСТРОЙСТВО, содержащее блок сравнения, первый блок памяти, блок постоянной памяти, счетчик, буферный блок памяти, триггер, элемент И, коммутатор, подключенный выходом к первому входу блока сравнения, соединенного первым выходом с информационным входом буферного блока памяти, а вторым выходом - с информационным входом первого блока памяти и первым входом элемента И, покдлюченного выходом к единичному входу триггера, выход и вход разрешения считывания буферного блока памяти являются соответственно информационным выходом и первым тактовым входом устройства, счетный вход счетчика является вторым тактовым входом устройства, информационные входы коммутатора являются информационными входами устройства, служащими для подключения датчиков контролируемых параметров, отличающееся тем, что в устройство введены второй блок памяти и анализатор, покдлюченный первым и вторым входами к выходам соответственно первого и второго блоков памяти, третьим входом - к первому информационному входу второго блока памяти и к первому выходу блока постоянной памяти, связанного адресным входом с разрядными выходами счетчика, вторым выходом - с вторым входом блока сравнения, а третьим выходом - с адресным входом буферного блока памяти, управляющим входом коммутатора, адресным входом первого блока памяти и адресным входом второго блока памяти, подключенного вторым информационным входом к выходу первого блока памяти, первый выход анализатора соединен с вторым входом элемента И, подключенного выходом к единичному входу триггера, связанного прямым выходом с входом разрешения записи буферного блока памяти, нулевой вход триггера является вторым тактовым входом устройства, второй выход анализатора является сигнальным выходом устройства.

РИСУНКИ

Рисунок 1, Рисунок 2