Последовательное устройство для умножения

 

Изобретение относится к области вычислительной техники и может быть использовано для умножения многоразрядных последовательных кодов с иррациональными основаниями кодов золотой пропорции. Цель изобретения - повышение быстродействия. Цель достигается путем уменьшения величины задержки и устранения зависимости задержки устройства от разрядности сомножителей за счет разбиения последовательности последовательньк сумматоров на К последовательных ветвей. 1 з.п. ф-лы, 2 ил. 2 табл. с (Л

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК д ц 4 G 06 Р 7 52

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К А BTOPCHOMY СВИДЕТЕЛЬСТВУ

С:

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

00 ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 4276300/24-24 (22) 06.07.87 (46) 15. 12.88. Бюл, ¹ 46 (72) А.П.Стахов, В.А.Лужецкий, А.И.Черняк, В.П.Малиночка и А.Е.Андреев (53) 681. 325 (088.8) (56) Авторское свидетельство СССР № 1130859, кл. G 06 Р 7/49, 1983.

Авторское свидетельство СССР № 1200280, кл. G 06 F 7/49, 1983

Стахов А.П. Коды золотой пропорции. М.: Радио и связь, 1984.

Титце У., Ыенк К. Полупроводниковая схемотехника, N.: Мир, 1982, с. 318.

Авторское свидетельство СССР №- 1262482, кл. Г 06 Р 7/52, 1985.

„„SU„„1444754 A 1 (54) ПОСЛЕДОВАТЕЛЬНОЕ УСТРОЙСТВО ДЛЯ

УМНОЖЕНИЯ (57) Изобретение относится к области вычислительной техники и может быть использовано для умножения многоразрядных последовательных кодов с иррациональными основаниями кодов золотой пропорции. Цель изобретения — повышение быстродействия. Цель достигается путем уменьшения величины saдержки и устранения зависимости задержки устройства от разрядности сомножителей за счет разбиения последовательности последовательных сумматоров на К последовательных ветвей. 1 з.п. ф-gbt, 2 ил. 2 табл.

1444754 а,а а х

b,b b).... bn b, + ° ° В

+ ° °

° ° ° °

° ° ° ° ° ° °

Изобретение относится к вычислительной технике и может быть использовано для умножения многоразрядных последовательных кодов с иррациональ5 ными основаниями, кодов золотой пропорции.

Цель изобретения - повышение быстродействия устройства, На фиг.! изображена функциональная схема и-разрядного последовательного устройства для умножения (для

n=10) на фиг.2 - функциональная схема последовательного сумматора для трех слагаемых. 15

Последовательное устройство для умножения содержит регистр 1 последователвного приближения множителя, регистр 2 последовательного приближения множимого, динамический регистр 3,20 элементы 4 и 5 задержки, первую группу элементов И 6.1 — 6.10, вторую группу элементов И 7.1 - 7.10, последовательные сумматоры 8.1 — 8.10 элементы 9-12 задержки, последователь-25 ные сумматоры 13 и 14, вход 15 множимого устройства, вход 16 множителя устройства и выход 17 произведения устройства.

Каждый последовательный сумматор 30

8.1 — 8 ° 10,, 13 и 14 содержит регистр 18, предназначенный для хранения промежуточных значений суммы и переноса, блок 19 формирования сигналов суммы и переноса, входы 20—

22 слагаемых, предназначенные для по-. ступления последовательных кодов слагаемых начиная со старшего разряда, и выход 23 суммы последовательного сумматора. 40

Динамический регистр 3 предназначен для запрещения поступления на а,Ь,а,Ь, a,Ь, .... а„Ь, an, Ь, а„Ь, Результат произведения получается при сложении всех столбцов полученных частичных произведений разрядов, входы последовательных сумматоров одного из двух произведений одноименных разрядов сомножителей, причем выход каждого (i+1)-ãî разряда дина мического регистра 3 соединен с i-ым выходом динамического регистра 3.

Элементы 4 и 5 задержки предназначены для задержки на один такт по1 следовательно поступающих разрядов множимого и множителя соответственно, а элементы 9-12 задержки предназначены для задержки на два, один, че— тыре и три такта соответственно выходных сумм частичных произведений последовательных сумматоров 8.6;

8.7, 8.9 и 8.10.

Последовательные сумматоры 8.18.!О, 13 и 14 предназначены для сложения трех последовательных кодов золотой пропорции, начиная со старших разрядов (в соответствии с правилами Фибоначчиевой арифметики).

Блок 19 формирования сигналов суммы и переноса может быть реализован на постоянном запоминающем устройстве, программируемой логической матрице или наборе дискретных логических элементов по существующей методике в соответствии с заданной таблицей.

Сущность умножения последовательных кодов золотой пропорции заключается в следующем. В общем виде получение произведения двух кодов А и В можно представить как сумму „частичных произведений вида П = :С. А b,, t"- s где Ь -- значение i — го разряда сомно—

% жителя В i — номер разряда, i=1,2, З,...,n п — разрядность.

Произведение двух кодов можно представить и в следующем виде: а,Ь„а,,Ь„а,Ь„... а„, bÄ aÄbÄ

Коды сомножителей поступают последовательно старшими разрядами вперед.

Ниже приведена диаграмма, которая отражает последовательность получения частичных произведений.

1444754 и и и и и и и n n и и и и-1 и-1 и-1 и-1 и-1 и-1 n — 1 и-1 и-1 и-1 и-1 и-1

30 где 1 — соответствующее частичное произведение при поступлении первых разрядов сомножителей; 20

2 — соответствующие частичные произведения при поступлении вторых разрядов сомножителей; и 25 произведения при поступлении и-х разрядов сомножителей.

Таким образом, за и тактов получаются все частичные произведения

i-х разрядов сомножителей.

Для сложения и получаемых "углов" частичных произведений необходимо иметь и последовательно соединенных последовательных сумматора. На первые входы сумматоров поступают частичные произведения одной стороны

"угла", на вторые входы — другой стороны "угла". На третьи входы последовательных сумматоров поступают выходы сумм из предыдущего суммато- 40 ра. С каждым тактом (по мере поступления очередных разрядов слагаемых) происходит одновременный сдвиг промежуточных сумм последовательных сумматоров, причем и последовательных 45 сумматоров разбиты на к последовательных ветвей. Выходы первых к сумматоров поступают на последовательный сумматор для к слагаемых, причем выход каждого i-ro последовательного 50 сумматора (i < к) задерживается на (i-1) такт.

На выходе последовательного сумматора для к слагаемых формируется последовательный код результата произведения.

Последовательное устройство для умножения работает следующим образом.

На вход начальной установки устройства поступает единичный сигнал, который устанавливает регистры 1-3 и последовательные сумматоры 8.1—

8.10, 13 и 14 в нулевое состояние.

После снятия сигнала начальной установки на входы 15 и 16 множимого и множителя поступают последовательные коды сомножителей старшими разрядами вперед.

С приходом первого тактового импулЬса старшие разряды множимого записываются в элемент 4 задержки и в первый разряд регистра 2 последовательного приближения множимого, а множителя — в элемент 5 задержки и в первый разряд регистра 1 последовательного приближения множителя.

В первый разряд динамического регистра 3 записывается единица. Выход каждого (i+1)-ro разряда динамического регистра 3 соединен с i — ым выходом динамического регистра 3. На входы элементов И 6.10 и 7.10 поступают значения старших разрядов множимого и множителя. На третьем входе элемента И 6.10 присутствует нулевой потенциал с первого выхода динамического регистра 3. На второй вход последовательного сумматора 8.10 поступает значение произведения старших разрядов а,Ь, с выхода элемента

И 7.10.

С приходом второго тактового импульса второй разряд кода множимого записывается в элемент 4 задержки и во второй разряд регистра 2 после- довательного приближения, а второй разряд кода множителя записывается в элемент 5 задежки и во второй разряд регистра 1 последовательного приближения множителя. Единичный потенциал устанавливается на первом

14447 выходе динамического регистра 3.

На элементе И 6.10 формируется произведение а Ь, первого разряда мнокителя на второй разряд множимого, на элементе И 7.10 формируется произведение а,Ь второго разряда множителя на первый разряд множимого, на элементе И 7.9 формируется произвеДение,а2Ь вторых разрядов множимого 10 и множителя. Произведения разрядов сомножителей с выходов элементов

И 6.10 и 7.10 поступают на первый и второй входы последовательного сумматора 8.10, а с выхода элемента

И 7 ° 9 — на второй вход последовательного сумматора 8.9.

С приходом третьего тактового импульса третий разряд кода множимого записывается в элемент 4 задержки и 20 втретий разряд регистра 2 последовательного приближения, а третий разряд кода множителя записывается в элемент 5 задержки и s третий разряд регистра 1 последовательного приближения. Единичный потенциал устанавливается на первом и втором выходах динамического регистра 3. На выходах элементов И 6.10; 6.9; 7.10; 7.9 и 7,8 получаются произведения разрядов сомножителей азb„; а з bg, а,Ь ; а, Ър:. а b,, которые поступают на входы соответ35 ствующих последовательных сумматоров 8.10 8 ° 9 и 8.8. .В следующем такте на элементах

И 6.10; 6.9; 6.8; 7.10; 7.9; 7.8 и 7.7 формируются произведения раз- 40 рядов следующего "угла" а»Ь, а» Ь ; а» Ь ; а,Ь»,а Ь»1 аз Ь„; а» Ь» которые поступают на соответствующие 45 входы последовательных сумматоров

8.8; 8.10; 8.9 и 8.7.

В остальных тактах происходит аналогичное формирование "углов" и сложение их значений с содержимыми последовательных сумматоров 8.10-8.1, Частичные произведения с выходов последовательных сумматоров 8.10-8.6 через соответствующие элементы 9-12 задержки поступают на входы последовательных сумматоров 13 и 14, в результате чего на выходе последова54 6

4 тельного сумматора 14 формируется последовательный код произведения.

Последовательные сумматоры работают следующим образом.

При поступлении слагаемых на вхо.ды 30-32 блока 19 формирования сигналов суммы и переноса и сигналов с выходов регистра 18 на входах 24-29 блока 19 формирования сигналов суммы и переноса на его выходах 33-39 формируется код, формирование котс—

1 рого характеризуется данными привеФ денными в табл.3. Код с выходов 33-39 блока 19 формирования сигналов суммы и переноса поступает на соответствующие входы регистра 18 и при поступлении синхроимпульса на тактирующий вход сумматора записывается в регистр 18.

Таким образом, в следующем такте происходит сложение следующих разрядов слагаемых с состоянием регистра 18.

Более подробно работа последовательного устройства для умножения показана на примере умножения двух кодов А = 1001101001 и В = 1010000110 приведенном в табл.1-3.

Формула изобретения

1. Последовательное устройство для умножения, содержащее статический регистр последовательного приближения множителя, динамический регистр, группу из п элементов И (n — разрядность множителя), р последовательных сумматоров (1 6 p j n), причем вход множителя устройства соединен с информационным входом статического регистра последовательного приближения множителя, выход х-го разряда которого соединен соответственно с первым входом i-ro элемента И (х=l,,n) первой группы, второй вход которого соединен соответственно с выходом

i-го разряда динамического регистра, вход синхронизации которого соединен с входами синхронизации статического регистра последовательного приблежения множителя, р последовательных сумматоров и входом синхронизации устройства, вход начальной установки которого соединен с входами начальной установки динамического регистра, статического регистра последовательного приближения множителя и р после! 444754 довательных сумматоров, о т л и ч аю щ е е с я тем, что, с целью повышения быстродействия, в него введены статический регистр последовательного приближения множимого,вторая

5 группа из п элементов И, шесть элементов задержки и и-р+2 последовательных сумматоров, причем вход множимого устройства соединен с входом первого элемента задержки и информационным входом статического регистра последовательного приближения множимого, выход i-ro разряда которого соединен соответственно с первым входом i-го элемента И второй группы, второй вход которого через второй элемент задержки соединен с входом множителя устройства, вход логической единицы которого соединен с информационным входом динамического регистра, выход первого элемента задержки соединен. с третьим входом каждого i-го элемента И первой группы, выход которого соединен соответст- 25 венно с первым информационным входом i-ro последовательного сумматора, второй информационный вход кото- . рого соединен соответственно с выходом i-ro элемента И второй группы, выходы первого и второго последовательных сумматоров соответственно через третий и четвертый элементы задержки соединены с первым и вторым информационными входами (и+1)-го по35 следовательного сумматора, третий ин— формационный вход которого соединен с выходом (n+2) -ro последовательного сумматора, первый и второй информационные входы которого соединены со- 4р ответственно с выходами пятого и шестого элементов задержки, входы которых соединены соответственно с выходами четвертого и пятого последовательных сумматоров, выход третьего 4> последовательного сумматора соединен с третьим информационным входом (n+2)-го последовательного сумматора, выход j -го последовательного сумматора (j 6,...,n) соединен соответственно с третьим информационным входом (j -5) — ro последовательного сумматора, третий информационный вход кажпого j-го последовательного сумматора соединен с входом логического нуля устройства, выход результата которого соединен с выходом (п+1)-го последовательного сумматора, входы синхронизации статического регистра последовательного приближения множимого и каждого из и-р+2 последовательных сумматоров соединены с входом синхронизации устройства, вход начальной установки которого соединен с входами начальной установки статического регистра последовательного приближения множимого и кажпого из п-р+2 последовательных сумматоров.

2. Устройство по п.i о т л и ч а ю щ е е с я тем, что последовательный сумматор содержит регистр и блок формирования сигналов суммы и переноса, причем входы синхронизации и начальной установки последовательного сумматора соединены соответственно с входами синхронизации и начальной установки регистра, первый, второй, третий, четвертый,пятый,шестой и седьмой информационные входы которого соединены соответственно с первым, вторым, третьим, четвертым, пятым, шестым и седьмым выходами блока формирования сигналов суммы и переноса, первый, второй, третий, четвертый, пятый и шестой входы которого соединены соответственно с первым, вторым, третьим, четвертым, пятым и шестым выходами регистра, седьмой выход которого соединен с выходом последовательного сумматора, первый, второй и третий информационные входы которого соединены соответственно с седьмым, восьмым и девятым входами блока формирования сигналов суммы и переноса.

1 444754

О О

О О О

О О

О О О О

О О О

Ю и о

Ц

О - О

О О О

О О с» С !

I c I

1

1

Р сч о

e" I

1 1

1 1

I, 1

I 1

I 1 ! О

I 1

f cell

I

Г 1

1

1

И

Ю Ф I

О О О О О

О О О О О О О О

О О О О О О

О О О О

О О О О О

О О О О О О

О О О О О О О О О

О О О О О - - О

Π— - О - О О

О О О - — О л сО Л OO Cn O

I 444754

Таблица 2

М с;такта 10

Н H

1 12 1!

Е

5 4 3 2

10

9 13

9 8

7 6

15 16

11 12 13

3 4

5 6

7 8 9 1

5 1

6 0 0

7 0 0 0

8 0 0 0 0

9 1 0 0 0 0

1000000 0

0 0 0

0 0 0 0

1 0 0 0 0

11 0 0 0 0 0 0 0

12 0 0 1 1 1 0 1 0

13 1 0 0 0 0 0 0 0 0 0 0 1 0 1

14 0 0 0 .0 0 0 0 0 0 0 0 0 0 1 0 0

15 0 0 1 0 0 0 0 1 1 0 0 0 0 0 0

1 0 0 0 1 1

16 0 0 0 0 0 0 0 0

17 0 1 0 0 0 0 0

18 0 0 0 0 0 0

19 0 0 0 0 0

20 0 0 1 1

21 0 0 0

22 0 0

23 0

0 0 0 0 0 0

0 0 0 0

0 0 0 0 0

0 0

0 0 0

0 1 1 0 0

0 0 1

0 0

1 1

0 0

0 0

0 0

13

1444754 (Г ) (Гфодолжение табл. 2

1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 !7

О О

О О

0 О

0 0

27

29

Таблица 3

Входы блока 19

Выходы блока 19

В такВыход сум32 31 30

9 28 27 26 25 24

39 38 37 36 35 34 33 та матора 23

1 О 0 О О О О О О О О О О О О 0 О О

2 1 О 0 О О О 0 О О О О 0 О О О О О

3 0 1 1 0 О О О О 1 О О О О 1 1

0 0

4 О 1 1 О О О 1 1 О О О 1 1 1 0

5. 1 1 О О О 1 1 1 1 О О О О 1 1 0 1

О О 1 1 1 О 0

6 О О 1 О О О 1 1 О

7 О О 1 0 О 1 1 1 О О

О О 0 О О 1 1

8 1 О О О О О О О 1 О О О О 1 О 1 О

9 О 1 1 О О 0 1 О 1 О 1 О 1 0 1 1 0

10 0. 1 1 1 О 1 О 1 1 0 1 0 1 О 0 О

1,О. О О 1 1 0 1.14 1 1 1 1 О О 1 1 1! 1

1 О 0 1 1 1

О О 0 О 1 О О 1

О О О О 1 О 1

0 1 0 1 О О 1

11 О 1 1 О 1 О 1 О

12 О 0 О 0 О О О О 1

13 О 1 1 1 О 1 1 О 1

15 1 1 О О О 0 1 1 О

16 0 О О О О 1 1 1

17 О 0 О 0 О О 1 0 О

18 О О О О О О 1 О 1! О О О 1 1 0 1

1 О 0 1 0 1 1

1 1 О О ! 1 .0

16

I 4447 54

Продол:кение табл.3

Входы блока !9

У так

Выходы блока 19

Выход сум34 33

39 38 37 36 35

31 30

27 26 25 24

9 28 та матора 23

19 0 0 0 1 0 1 0 0 1 1 0 0 0 0 0 0 0

20 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1

21 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0

14447 54

Составитель Е.,Мурзина

Техред М.Ходанич Корректор В. Бутяга

Редактор А.Ренин

Заказ 6506/47

Тираж 704

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Подписное

Производственно-полиграфи еское предприятие, г. Ужгород, ул, Проектная, 4