Устройство для обмена информацией между магистралью параллельного интерфейса и последовательным каналом

 

Устройство относится к области вычислительной техники, в частности к устройствам информационного обмена в вычислительных сетях между главной вычислительной машиной и удаленными периферийными устройствами. Устройство обеспечивает скоростной обмен между стандартной последовательной и различными модификациями стандартной параллельной магистрали в режимах транзитного прямого доступа при резидентном программно-аппаратном контроле. Цель изобретения - расширение области применения. Устройство содержит два блока коммутации информационных и управляющих сигналов, арифметико-логический блок, память с блоком управления прямым доступом, блок регистров адреса и блок приоритета , регистры состояния записи и чтения. 2 з.п. ф-лы, 5 ил. с € (Л

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИН (51)4 С 06 F 13/00

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

С:

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ

Н АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (21) 4136343/24-24 (22) 10.09.86 (46) 15.12.88. Бюл. У 46 (72) В.А.Горин, М.А.Иванов, N.В,Трушина и И.М.Юдин (53) 681,325 (088.8) (56) Патент США Я"- 4404651, кл. G 05 В 19/02, G 06 F 13/00, опублик. 13/9-83.

Патент США Р 4417320, кл. G 06 F 3/04, опублик. 22/11-83. (54) УСТРОЙСТВО ДЛЯ ОБМЕНА ИНФОРМАЦИЕЙ МЕЖДУ МАГИСТРАЛЬЮ ПАРАЛЛЕЛЬНОГО

ИНТЕРФЕЙСА И ПОСЛЕДОВАТЕЛЬНЫИ КАНАЛОМ (57) Устройство относится к области вычислительной техники, в частности к устройствам информационного обмена

ÄÄSUÄÄ 1444788 А 1 в вычислительных сетях между главной вычислительной машиной и удаленными периферийными устройствами. Устройство обеспечивает скоростной обмен между стандартной последовательной и различными модификациями стандартной параллельной магистрали в режимах транзитного прямого доступа при резидентном программно-аппаратном контроле. Цель изобретения — расширение области применения. Устройство содержит два блока коммутации информационных и управляющих сигналов, арифметико-логический блок, память с блоком управления прямым доступом, блок регистров адреса и блок приоритета, регистры состояния записи и чтения. 2 э.п. ф-лы, 5 ил.

1444788

Изобретение относится к области вычислительной техники, в частности к устройствам последовательного информационного обмена между главной

5 вычислительной машиной и удаленными периферийными устройствами; имеющими магистральный параллельный интерфейс.

При этом информационный обмен с мультиплексным каналом осуществляется двухуровневым фазоманипулированным кодом без возврата к нулю.

Целью изобретения является расширение области применения устройства.

На фиг.1 представлена блок-схема устройства для обмена информацией; на фиг.2 — блок управления прямым доступом; на фиг,3 — блок регистров адреса и данных; на фиг.4 - блок приоритета; на фиг.5 — второй блок коммутации информационных и управляющих сигналов, Устройство для обмена информацией содержит (фиг.1) первый блок 1 коммутации информационных и управляющих 25 сигналов, блок 2 управления прямым доступом, блок 3 регистров адреса и данных, генератор 4 тактовых имт пульсов, блок 5 приоритета, второй блок 6 коммутации информационных и управляющих сигналов, арифметикологический блок 7, блок 8 постоянной памяти, блок 9 оперативной памяти, регистр 10 состояния записи (РСЗ), регистр 11 состояния чтения (РСЧ), регистр 12 адреса, селектор 13 адреса. На фиг.1 обозначено: внутренняя магистраль 14, вход-выход 15 блока 1 с последовательным каналом, второй выход 16 блока 2, тактовый вход 17 блока 2, первый выход 18 блока 2, 40 первый, второй выходы 19, 20 блока 1, первый выход 21 блока 3, третий, четвертый выходы 22, 23 блока 1, вход/выход 24, второй и третий выходы

25, 26 блока 3, первый, второй выходы45

27, 28 блока 5, третий выход 29 блока 2, выход 30 генератора 4, тактовый вход 31 арифметико-логического блока, выход 32 блока 6, выход 33 регистра 12 адреса, выход 34 селектора 50

13 адреса, вход/выход .35 блока 6 с магистралью параллельного интерфейса.

Блок 1 содержит канальные приемопередатчики, кодер, дешифраторы адреса, двунаправленные преобразователи последовательного кода в параллельный (не показано).

Елок 2 управления прямым доступом содержит (фиг,2) узел формирователей

36 записи-чтения, первый элемент И

37, третий элемент И 38, второй элемент И 39, четвертый элемент И 40, шифратор 41 адреса данных, Блок 3 регистров адреса и данных содержит (фиг,3) регистр 42 состояния, формирователь 43 адреса, входной регистр 44 данных, выходной регистр

45 данных, элемент ИЛИ 46, регистр

47 базового адреса.

Блок 5 приоритета содержит (фиг,4) элемент ИЛИ 48, третий элемент И 49, второй триггер 50, элемент И-НЕ 51, элемент ИЛИ-НЕ 52, второй элемент И

53, первый элемент И 54, первый триггер 55, Блок 6 содержит (фиг.5) регистр

56 адреса, регистр 57 данных, элемент

И 58, триггеры 59, 60, элемент И 61, триггер 62, элемент ИЛИ 63, элементы

И 64, 65 66, элемент ИЛИ 67, магистральные приемопередатчики 68, 69, дешифратор 70 адреса.

Устройство осуществляет обмен информацией между мультиплексным каналом последовательного информационного обмена (МКИО) и периферийными устройствами, подключенными к локальной внешней магистрали параллельного интерфейса (МПИ).

При этом обеспечивается реализация двух процедур информационного обмена: обмен между активным устройcTBoM HR HcT H MKH0 и активным периферийным устройством на магистрали MIIH обмен между МКИО и пассивной магистралью MITH.

В первом режиме устройство функционирует следующим образом.

Информация для транзитной передачи записывается передающей активной магистралью в общую зону резидентного блока 9 оперативной памяти и затем считывается из этой зоны принимающей активной магистралью. Оба обращения к блоку 9 осуществляются в режиме прямого доступа к памяти через внутреннюю магистраль 14. Очередностью обслуживания запросов на прямой доступ к памяти со стороны магистралей управляет блок 5. Таким образом, в первом режиме транзитная межмагистральная передача информации разделяется на две процедуры обмена: а— между магистралью МКИО 15 и блоком 9 оперативной памяти; б — между актив14447 ной магистралью 35 и общей зоной блока 9 оперативной памяти.

Процедура обмена с осуществляется следующим образом. Активное устройство МКИО (т.е. устройство, посылающее командное слово) передает на вход/выход 15 блока 1 сообщение последовательным биполярным двухуровневым фазоманипулированным кодом без возврата к нулю (так называемым кодом "Манчестер П"). Первым в таком сообщении всегда передается командное слово. Принимая командное слово, блок 1 проверяет код и адрес на достоверность, преобразует код "Манчестер П" в параллельный двоичный код, формирует управляющие сигналы "Запись" либо "Чтение" цли "Сброс". Указанные сигналы передаются на входы блока 3 с выходов 19,20,23 блока 1.

При приеме информации из МКИО информационные слова, следующие за командным словом, преобразуются в блоке

1 из кода "Манчестер П" в параллельный двоичный код и передаются в блок

3 с выхода 22. При передаче информации из устройства в МКИО параллельный двоичный код данных передается с выхода 21 блока 3 в блок 1.

В блоке 3 формируется исполнительный адрес ячейки памяти, и с выхода

26 посылается сигнал заявки на прямой доступ к памяти, поступающий на вход блока 5. В случае, если блок 5 приоритета разрешает обслуживание этой .заявки, с его выхода 27 на вход блока 2 поступает сигнал инициирования цикла прямого доступа к памяти (ПДП), а на первые входы разрешения блока 2 с выхода 28 блока 5 номер активного устройства, запросившего прямой доступ. Со входа/выхода блока 2 запрос прямого доступа по магистрали 4 передается в блок 7, который, завершив очередной цикл, переда- 45 ет управление ма,гистралью 14 блоку ? на время выполнения одного канального цикла обмена. Блок 2 управляет обменом по магистрали 14 между адресованной ячейкой памяти и регистрами дан- . 5О ных блока 3. При записи информации из МКИО она передается из входного регистра 44 данных блока 3 в адресо" ванную ячейку памяти а при чтении информации в !КИО она считывается из 55 адресованной ячейки памяти в выходной регистр 45 данных блока 3 и далее передается в блок 1 для трансляции

88

4 в МКИО. После обмена информацией с регистрами блока 3 цикл прямого доступа заканчивается. Далее, если ведется передача серии информационных слов, в блоке 3 формируется новый исполнительный адрес ячейки памяти, новый запрос к блоку 5 приоритета на цикл для передачи одного слова и т.д.

Процедура обмена б выполняется следующим образом. Активное периферийное устройство на магистрали параллельного интерфейса обращается к ячейке 9 памяти как к пассивному внешйему устройству на этой магистрали, выставляя на магистрали адрес обращения и управляющие сигналы согласно протоколу обмена. Адрес запоминается в регистре 56 адреса блока

6, где также формируется исполнитель" ный адрес ячейки памяти и дешифруется дешифратором 70 адреса. Если ведется цикл "Запись", то обмен с магистралью завершается записью передаваемого из этой магистрали слова данных в регистр 57 данных блока 6 и выдачей в магистраль ответного сигнала, Затем с выхода 32 блока 6 выдается сигнал запроса прямого доступа, поступающий на вход блока 5 приори- тета. Далее выполняется указанная процедура захвата магистрали 14 на один цикл прямого доступа и запись в этом цикле информации из регистра

56 данных блока 6 в адресованную ячейку 9 памяти под управлением блока 2. В цикле "Чтение" магистраль параллельного интерфейса не отключается после записи адреса в регистр 56 и его дешифрации в дешифраторе 70, а происходит запрос цикла прямого доступа, в котором считанное слово данных из адресованной ячейки

9 памяти через приемопередатчики 68 и 69 блока 6 с магистрали 14 выдается в магистраль параллельного интерфейса. На этом обмен с активным периферийным абонентом завершается.

Для обращения со стороны магистрали параллельного интерфейса в памяти

9 выделены зоны записи и чтения.

Семафоры обмена между последовательной и параллельной магистралями реализованы программно путем введения

РСЗ 10 и РСЧ 11, в которых передающая и принимающая магистрали устанавливают и считывают младший разряд перед

1444788 6 и го регистра 44 данных и выходного регистра 45 данных определяются управляющими сигналами, подаваемыми на

5 входы блока 3 с выхода 18 блока 2, обменом и сбрасывают его по окончани обмена.

Блок 5 приоритета обеспечивает цикл обмена с внешними магистралями в порядке поступления от них заявок на ПДП; при одновременном поступлении заявок приоритет обслуживания имеет роль параллельного интерфейса.

Второй режим обмена, т,е. между

МКН0 и пассивной магистралью параллельного интерфейса, осуществляется в программном режиме под управлением блока 7 либо в режиме прямого доступа под управлением блока 2. В первом случае блок 7 формирует исполнительный адрес пассивного (ведомого) устройства на магистрали параллельного интерфейса и соответствующие протокольные сигналы активного устройства.

Обмен ведется между регистрами блока

7 или ячейками памяти и внешним устройством, информационные, адресные и управляющие сигналы передаются че" рез канальные приемопередатчики 68 и 69 блока 6. Во втором случае обмен ведется в указанном режиме прямого доступа непосредственно между регистрами блока 3 и внешним устройством на магистрали параллельного интерфейса без промежуточной записи в память что обеспечивает высокую скорость обмена. Управляющие сигналы, генерируемые блоком 2, транслируются при этом во внешнюю магистраль через приемопередатчики блока 6.

Первый или второй режим обмена задается программно с соответствующим подключением разъема магистрали параллельного интерфейса. Блок 7 обеспечивает тестовый контроль устройства и программы обслуживания периферийных устройств.

Блок 3 работает следующим образом.

Адрес периферийного узла (интерфейсного процессора и магистрали 35), зафиксированный в формирователе 43, подается с выхода 25 блока 3 в блок 1.

Формирователь 43 запоминает адрес и число слов, поступающие из блока 1.

Блок 3 обеспечивает прямой, инкремен:тный и относительный способы адресации памяти и периферийных устройств.

Запрос цикла прямого доступа к блоку 5 выдается элементом ИЛИ 46 по . 55 сигналам "Запись" или "Чтение", формируемым блоком 1. Моменты выдачи или приема информации на магистраль 14 из формирователя 43 адреса входноФормула изобретения

1, Устройство для обмена информацией между магистралью параллельного интерфейса и последовательным каналом, содержащее первый блок коммутации информационных и управляющих сигналов, блок регистров адреса и данных, арифметико-логической блок, блоки оперативной и .постоянной памяти, блок управления прямым доступом, генератор тактовых импульсов, регистр адреса и селектор адреса, причем вход-выход первого блока коммутации информационных и управляющих сигналов является входом-выходом устройства для подключения к информационным и управляющим шинам последовательного канала, первый, второй, третий, четвертый, пятый выходы блока коммутации информационных и управляющих сигналов соединены соответственно с адресным, установочным, информационным, первым и вторым синхронизирующими входами блока регистров адреса и данных, первый и второй выходы которого соединены соответственно с информационным и адресным входами первого блока коммутации информационных и управляющих сигналов, первый выход блока управления прямым доступом соединен с третьим синхронизирующим входом блока регистров адреса и данных, информационные и управляющие входы-выходы которого через внутреннюю магистраль соединены с информационными и управляющими входами-выходами арифметикологического блока и блоков оперативной и постоянной памяти, блока управления прямым доступом, регистра адреса, селектора адреса, выход которого соединен с синхровходами блоков оперативной и постоянной памяти и регистра адреса, выход которого соеди" нен с адресными входами блоков оперативной и постоянной памяти, выход генератора тактовых импульсов соединен с тактовыми входами арифметикологического блока и блока управления прямым доступом, о т л и ч а ю щ ее с я тем, что, с целью расширения области применения, в устройство вве" дены блок приоритета, регистры состояния записи и чтения, второй блок

7 14447 коммутации информапионных и управляющих сигналов, первый информационный и упрлнляющий вход-выход которого является входом-выходом устройства для подключения к информационной и

5 управляющей шинам магистрали параллельного интерфейса, второй информационньllI и управляющий вход-выход второго блока коммутации информационных и управляющих сигналов, информационные входы-выходы регистров состояния записи и чтения через внутреннюю -ма" гистраль соединены с входами-выходами информационных и управляющих сигналов арифметико-логического блока, выходы селектора адреса и регистра адреса соединены соответственно с режимными и информационными входами регистров состояния записи и чтения, выход второго блока коммутации информационных и управляющих сигналов соединен с первым входом запроса блока приоритета, первый выход которого соединен с входом инициирования блока управления прямым доступом, второй выход которого соединен с установочным входом блока приоритета, второй выход которого соединен с входами разрешения второго блока коммутации информационных и управляющих сигналов и блока управления прямым .доступом, третий выход которого соединен с входом установки второго блока коммутации информационных и управляющих сигналов, третий выход блока регистров адреса и данных соединен с вторым входом запроса блока приоритета.

2. Устройство по п.1, о т л ич а.ю щ е е с я тем, что блок управления прямым доступом содержит узел формирователей записи и чтения, шифратор адреса и данных, четыре элемента И, первые входы которых образуют вход разрешения блока, выходы перво- 45 го и второго элементов И образуют третий выход блока, а выходы третьего и четвертого элементов И образуют

8Р 8 первый вькод блока, первый и второй входы узла формирователей записи и чтения соединены соответственно с входом инициирования и тактовым входом блока, первый выход узла формирователей записи и чтения соединен с вторыми входами первого и третьего элементов И и с первым входом шифратора адреса и данных, второй выход узла формирователей записи и чтения соединен с вторыми входами второго и четвертого элементов И и с вторым входом шифратора адреса и данных, вход-выход которого является информационнъи и управляющим входом-выходом блока.

3. Устройство по п.1, о т л и ч а ю щ е е с я тем, что блок приоритета содержит два триггера, три элемента И, элементы И- НЕ, ИЛИ, ИЛИНЕ, причем первые входы первого и второго элементов И объединены и подсоединены к первому входу запроса блока, второй вход запроса которого соединен с первым входом третьего элемента И и вторым входом второго элемента И, выход которого соединен с первым входом элемента И-НЕ, второй вход которого соединен с выходом элемента ИЛИ-НЕ, входы которого соединены с инверсными выходами первого и второго триггеров, прямой выход первого триггера соединен с первым входом элемента ИЛИ, вторым входом третьего элемента И, выход которого соединен с установочным входом второго триггера, прямой выход которого соединен с вторым входом первого элемента И, вторым входом элемента ИЛИ, выход которого является первымвьмодом блока, установочный вход которого соединен с синхровходамипервого и второго триггеров, прямые выходы которого образуют второй выход блока, выход элемента И-HE соединен с третьим выходом первого элемента И, выход которого соединен с установочным входом первого триггера, 1444788

5

I ЗЮФюе!

1444788

Составитель Л. Стернин

Редактор О.Спесивых Техред А.Кравчук Корректор В.Романенко

Заказ 6507/49

Тираж 704

Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, r. Ужгород, ул. Проектная, 4