Устройство приоритета

 

Изобретение относится к вычислительной технике и может быть использовано в устройствах обработки запросов многопроцессорных систем. Цель изобретения - расширение области применения за счет обслуживания запросов как с относительными, так и с абсолютными приоритетами. Устройство приоритета содержит регастры 1-3, демультиплексор 4, распределитель 5 импульсов, элементы ИЖ 6,7, группу коммутаторов 8.i - 8.N, шифратор 9, запросные 10 и сигнальные 11 входы, выходы кода запросов 12, сигнальный выход 13, выход 14 прерывания устройства , входы 15,18 запуска, выходы 16, 17,19 распределителя импульсов. I 3.п.ф-лы, 2 ил.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (!9) ()!) (5)) 4 G 06 F 9/46

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Н А ВТОРСНОЬЮ СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

IlPH ГКНТ СССР (21) 4265671/24-24 (22) 19.06,87 (46) 07,02.89, Вюл. В 5 (72) Г, Н. Тимонькин, С, Н, Ткаченко и В.С. Харченко (53) 681. 325 (088, 8) (5e) Авторское свидетельство СССР

Р 1103232, кл, G 06 F 9/46, 1984, Авторское свидетельства СССР

)) 1034038, кл, G 06 F 9/46, !983.

Авторское свидетельство СССР

1(1269135, кл. G 06 F 9/46, 1985. (54) УСТРОЙСТВО ПРИОРИТЕТА (57) Изобретение относится к вычислительной технике и может быть испальзавано в устройствах обработки запросов многопроцессорных систем..

Цель изобретения — расширение области применения эа счет обслуживания запросов как с относительными, так и с абсолютными приоритетами, Устройство приоритета содержит регистры 1-3, демультиплексор 4, распределитель 5 импульсов, элементы ИЛИ 6, 7, группу коммутаторов 8,1 — 8.N шифратор 9, запросные 10 и сигнальные 11 входы, выходы кода запросов !2, сигнальный выход !3, выход 14 прерывания устройства, входы 15,18 запуска, выходы 16, 17, 19 распределителя импульсов. э . и, ф-лы, 2 ил, 1456957

Изобретение относится к вычислительной технике и может быть использовано в устройствах обработки запросов многопроцессорных систем, Цель изобретения - расширение области применения за счет обслуживания запросов как с относительными, так и с абсолютными приоритетами.

На фиг, 1 приведена функциональная 10 схема устройства; на фиг,2 — функциональная схема распределителя импульсов.

Устройство приоритета (фиг, 1) содержит регистры 1 — 3, демультиплек- 15 сор 4, распределитель 5 импульсов, первый 6 и второй 7 элементы ИЛИ, группу коммутаторов 8. 1 - 8,N, шифратор 9, запросные 10 и сигнальные

11 входы, выходы 12 кода запросов, 20 сигнальный выход 13, выход 14 прерывания устройства, первый вход 15 saпуска, третий выход 16, пятый выход

17, второй вход 18 запуска и четвертый выход 19 распределителя 5 импуль- 25 сов.

Распределитель 5 импульсов (фиг,2) содержит первый 20 и второй 21 триггеры, элемент И 22 и генератор 23 импульсов, 30

Устройство работает следующим обр.as ом.

Перед началом функционирования все элементы памяти устанавливаются в ноль (цепи установки устройства в ис-35 ходное состоявшие условно не показаны), При поступлении на вход 10 запроса на одноименный вход 11 поступает единичный (нолевой) сигнал, соответ- @) ствующий абсолютному (относительному) приоритету данного запроса, Импульсы, поступившие на входы 10 и 11, устанавливают в единичное состояние соответствующие разряды регистров 1 и 2,.

Если на входы 10 устройства поступил хотя бы один запрос, имеющий абсолютный приоритет, то на выходе элемента ИЛИ 7 появляется единичный сигнал, который поступает на D-вход триггера., 21, Импульс с выхода 23, 1 генератора 23 поступает на С-вход триггера 21 и устанавливает его в единичное состояние (по переднему фронту импульса), Нолевой сигнал с инверсного выхода триггера 21 з акрывает верхние элементы И коммутатора 8, При этом о ст аются открытыми нижние элементы И коммутатора 8, соответствующие запроJ сам, имеющим абсолютный приоритет, Одновременно импульс с выхода 23. 1 генератора 23 поступает на С-вход регистра 3 и по его заднему фронту з апро сы, имеющие абсолютный приоритет, поступают в регистр 3. Длительность импульса, формируемого на выходе 23, 1 генератора 23 должна быть на 5 -10K больше максимальных задержек срабатывания блоков 8 и 21 в сумме, После записи запросов с абсолютным приоритетом в регистр 3 его выходные сигналы поступают на входы приоритетного шифратора 9, с выходов которого код запроса с максимальным приоритетом (при наличии нескольких запросов с абсолютным приоритетом) поступает на выход 12 устройства, а также на вход демультиплексора 4, Одновременно сигналы с выхода регистра

3 поступают на входы элемента HJIH 6, единичный сигнал с выхода которого открывает элемент И 22 распределите5е

При появлении импульса на выходе

2 3, 2 генер атор а 2 3 по следний по ступает через открытый элемент И 22 на вход демультиплексора 4 и далее в соответствии с номером обрабатываемого з апро са на входы сбро са соответствующих разрядов регистров 1 и 2, Одновременно сигнал с выхода элемента И 22 поступает на вход триггера

20 и устанавливает его в единичное состояние, Сигнал с выхода триггера

20 поступает на выход 13 устройства, разрешая считывание информации с выходов 12 и 14 устройства, С появлением очередного импульса на выходе 23, 1 генератора 23 устанавливается в ноль триггер 20 и устройство переходит к обработке следующего запроса, Если на обработку поступили- только запросы с относительным приоритетом, то после появления импульса на выходе 23,1 генератора 23 триггер 21 остается (или устанавливается) в нолевом состоянии. В результате этого все верхние элементы И коммутатора

8 открыты и единичные сигналы всех поступивших запросов поступают на

D-входы регистра 3, По заднему фронту импульса с выхода 23„1 генератора

23 они записываются в регистр 3.

3 !

4569

Фор мул а из обретения

1, Устрой ство приоритета, содержащее первый и второй регистры, шиф. ратор, демультиплексор, распределитель импульсов, первый элемент ИЛИ, причем группа запросных входов устройства соединена с группой единичных входов первого регистра, группа нулевых входов которого соединена с группой выходов демультиппексора, первый — четвертый выходы распределителя импульсов соединены соответственно с сигнальным выходом и выхо- 15 дом прерывания устройства, с информационным входом демультиплексора и входом записи второго регистра, группа выходов которого соединена с гр уппами входов шифратора и первого эле- 2О мента ИЛИ, выход которого соединен с первым входом запуска распределителя импульсов, группа выходов шифратора соединена с группой выходов кода запросов устройства и группой ад- 25 ресных входов демультиплексора, о тл и ч а ю щ е е с я тем, что, с целью расширения области применения устройства за счет обслуживания запросов как с относительными, так и с аб- 3g солютными приоритетами, оно дополнительно содержит третий регистр, группу коммутаторов и второй элемент ИЛИ, причем группа сигнальных входов устройства соединена с гРуппой единичных входов третьего регистра, группа выходов которого соединена с первыми

57

4 упр авляющими входами соответствующих ко ммут аторо в группы, и входами второго элемента ИЛИ, выход которого со единен с вторым входо и 3 апу с к а р аспределителя импульсов, пятый выход которого соединен с вторыми управляющими входами коммутаторов группы, группа выходов первого регистра сое— динена с информационными входами соответствующих коммутаторов группы, выходы которых соединены с группой информационных входов второго регистра, 2, Устройство по и, 1, о т л и ч аю щ е е с я тем, что распределитель импульсов содержит генератор импульсов, первый и второй триггеры и эле— мент И, причем единичные выходы первого и второго триггеров соединены с первым и вторым выходами распределителя импульсов соответственно, первый вход запуска которого соединен с первым входом элемента Х, выход которого соединен с третьим выходом распреде-. лителя и единичным входом первого триггера, первый выход генератор а им" пульсов соединен с нулевым входом первого триггера, входом синхронизиции второго три".ãåðà и четвертым выходом распределителя и мпул ьсо в, второй выход генератора импульсов соединен с вторым входом элемента И, нулевой выход второго триггера являет" ся пятым выходом распределителя импульсов, второй вход запуска которого соединен с информационным входом второ го триггер а, 1456957

Фиг 2

Составитель М.Сорочан

Техред, И Лоданич

Редактор О,Юрковецкая

Корректор Н, Король

Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4

Заказ 7489/47 Тирак 667 Подписное

ВНИИПИ Государственного комитета о изобретениям и открытиям при ГКНТ СССР .

113035, Москва, Ж-35, Раушская наб., д. 4/5 .

Устройство приоритета Устройство приоритета Устройство приоритета Устройство приоритета 

 

Похожие патенты:

Изобретение относится к области вычислительной техники и может использоваться для управления очеред- Hoctbro обслуживания абонентов в порядке поступления их запросов

Изобретение относится к области вычислительной техники и автоматики и может быть использовано при построении многопроцессорных вычислитель- ,ных систем

Изобретение относится к автоматике и вычислительной технике и может быть использовано в системах с общим полем запросов

Изобретение относится к цифровой вычислительной технике и может быть использовано в устройствах прерывания , мультипрограммирования и в приоритетных схемах

Изобретение относится к вычислительной технике и может быть использовано в качестве диспетчера для распределения заданий процессорам в многопроцессорной вычислительной системе класса ОКМД при вертикальном распараллеливании последовательных программ

Изобретение относится к вычислительной технике, в частности к устройствам для управления в вычислительньи комплексах

Изобретение относится к импульсной технике и может быть использовано практически в любых макроили мини- ЭВМ, а также многофункциональных и ассоциативных запоминающих устройствах , в первую очередь, при проектировании и производстве сверхбыстродействующих и маломощных цифровых интегральных схем различной степени интеграции

Изобретение относится к автоматике и вычислительной технике и может быть использовано в системах обмена и обработки информации

Изобретение относится к автоматике и вычислительной технике, а именно к приоритетным устройствам для распределения заданий процессорам, и предназначено для использования в высокопроизводительных многопроцессорных и многомашинных вычислительных системах

Изобретение относится к вычислительной технике и может быть использовано при организации вычислительного процесса в многопроцессорной системе

Изобретение относится к автоматике и вычислительной технике и может быть использовано при построении управляющих и вычислительных систем высокой производительности

Изобретение относится к области параллельной обработки информации при обращении вычислительных устройств к общим ресурсам и может быть использовано при обработки информации в радиотехнических системах

Изобретение относится к техническим средствам информатики и вычислительной технике и может быть использовано для решения задач по распределению ресурсов и параметров в экономике, распределения памяти в ЭВМ, вычислительных системах и комплексах, в сетях ЭВМ

Изобретение относится к области вычислительной техники и может найти применение в конвейерных потоковых машинах и многопроцессорных вычислительных системах

Изобретение относится к вычислительной технике, в частности к устройствам приоритета, и может быть использовано для управления доступом нескольких абонентов к коллективно используемому ресурсу

Изобретение относится к вычислительной технике и используется в автоматических системах управления технологическими процессами

Изобретение относится к распределению ограниченного ресурса между многочисленными пользователями
Наверх