Конвейерное устройство для деления итерационного типа
Изобретение относится к автоматике и вычислительной технике и может быть использовано в ари |метических устройствах. Цель изобретения - увеличение быстродействия. Изобретение позволяет увеличить быстродействие конвейерного устройства деления итерационного типа за счет получения в одной итерации 3N-1 точных разрядов приближения делителя к единице, где N - число точных разрядов начального приближения делите- ;ля к единице. Устройствосодержит регистры 1,2, 11- делимого, делителя, частного, три блока 4, 5, 10 умножения , блок 3 начального приближения к.обратной величине делителя, группу элементов НЕ 6, квадратор 7, элемент НЕРАВНОЗНАЧНОСТЬ 8, параллельный сумматор 9, I ил. о $ (Л
СОЮЗ СОВЕТСКИХ
СОЦИАЛИСТИЧЕСНИХ
РЕСПУБЛИН
ы4 G 06 F 7/52
ОПИСАНИЕ ИЗОБРЕТЕНИЯ
К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ
ГОСУДАРСТВЕННЫЙ НОМИТЕТ
ПО ИЗОБРЕТЕНИЯМ И ОП1РЫТИЯМ
ПРИ ГКНТ СССР (21) 4291969/24.-24 (22) 30.07.87 (46) 28.02.89. Бюл. У 8 (72) 10.С. Варакин (53) 681.325(088.8) (56) Авторское свидетельство СССР
Ф 602944, кл. G 06 F 7/52, 1975.
Гаврилов Ю.В. и Пучко А.Н. Арифметические устройства быстродействующих ЭЦВМ. M. Советское радио, 1970, с. 221-224. (54) КОНВЕЙЕРНОЕ УСТРОЙСТВО ДЛЯ ДЕЛЕНИЯ ИТЕРАЦИОННОГО ТИПА (57) Изобретение относится к автоматике и вычислительной технике и может быть использовано в арифмети„„SU„„1462296 д1 ческих устройствах. Цель изобретения — увеличение быстродействия.
Изобретение позволяет увеличить быстродействие конвейерного устройства деления итерационного типа за счет получения в одной итерации 3N-1 точных разрядов приближения делителя к единице, где N — число точных разрядов начального приближения делите;ля к единице. Устройство содержит регистры 1,2, ll делимого, делителя., частного, три блока 4, 5, 10 умножения, блок 3 начального приближения к.обратной величине делителя, группу элементов НЕ 6, квадратор 7, элемент НЕРАВНОЗНАЧНОСТЬ 8, параллельный сумматор 9, 1 ил.
1462296
Изобретение относится к автоматике и вычислительной технике и предназначено для использования в цифровых арифметических устройствах.
Целью изобретения является увеличение быстродействия.
На чертеже показана функциональная схема предлагаемого конвейерного устройства для деления итерационного типа.
Устройство содержит регистр 1 де :лимого, регистр 2 делителя, блок 3 начального приближения к обратной величине делителя,. блоки 4 и 5 умно- !5 !, жения, группу из (ЗИ41) элементов НЕ 6, (N+2) -разрядный квадратор 7 дополнительных кодов, элемент 8 НЕ РАВНОЗНАЧНОСТЬ, (20+1)-разрядный параллельный сумматор 9, блок 10 умно- 20 жения1регистр 11 частного.
Работу конвейерного устройства ,:- рассмотрим для конкретного случая.
: Пусть в процессе первой итерации на выходе блока 5 умножения сформиро- 25 . ван результат, у которого число точных разрядов приведения делителя к единице равно 10 например
О,lllllllll!00000000110000000000xxx, ° ..,х, где х обозначает "О" или "1" ° 30
При этом на выходе блока 4 умножения сформирован приближенный результат частного. Для дальнейшего увеличе. ния точности частного необходимо сформировать такой множитель второй итерации, при перемножении на который делитель будет приведен к единице с большей точностью. В данном случае N 10 старших разрядов множителя второй итерации .определяются 40 инвертированием 10 старших разрядов результата первой итерации преобразования делителя (выход блока 5), а именно 1,00000000 2Й+! = 21 младших разрядов множителя второй итерации определяются, как результат суммирования на параллельном сумматоре
9 инверсного кода 21 старшего разряда, не считая 10 старших разрядов, результата первой итерации преобразования делителя (результата блока
5 умножения и результата квадратора
7 дополнительных кодов, на вход кото" рого поступает N+2 = 1 2 разрядов результата первой итерации (выход блока 5), не считая N = 10- старших разрядов, т.е. код 1,000000001ll0 (отрицательное число в дополнительном коде) В результате возведения в квадрат данного кода формируется результат, у которого (N+1) 11 старших разрядов равны 0,1111111010 °
После суммирования на параллельном сумматоре 9 формируется 2N+1 = 21 младший разряд множителя второй итерации деления, а именно
01 1 1 1 1 1 1 1 001 11 1 1 1 1 1 1 1
1 доп
011111111011111111010 при этом 1 доп — сигнал с выхода элемента 8 НЕРАВНОЗНАЧНОСТЬ на 30 входов с инверсным выходом. Сигнал "О" поступает на свободные входы параллельного сумматора 9.
Вместе со старшими разрядами множитель второй итерации деления имеет вид 1,00000000 0.1111111101.
1111111010 и при перемножении на результат первой итерации преобразования делителя гарантируется получение кода, содержащего ÇN-1 = 29 точных разрядов делителя, приведенного к единице, т.е. код 0,11,...11хх или 1,00,...,00хх, где число нулей или единиц в старших разрядах не менее 29, В последней итерации производится преобразование только делимого (умножение в блоке 10), так как результат преобразования делителя заранее известен. При необходимости получения частного большей точности, данный процесс преобразования делителя (и делимого)повторяется.
Таким образом, в результате второй итерации в устройстве формируется результат, имеющий (ÇN-1) точных разрядов.
Формула изобретения
Конвейерное устройство для деления итерационного типа, содержащее
1 регистры делимого, делителя, частного блока начального приближения к обратной величине делителя, три блока умножения, причем выход регистра делимого соединен с первым входом первого блока умножения, выход регистра делителя соединен с первым входом второго блока умножения и с входом блока начального приближения
1462296
Составитель В, Березкин
Техред Л.Олийнык
Редактор Ю. Середа
Корректор С. Черни
Заказ 712/46 Тираж 667 Подписное
ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ, СССР
113035, Москва, Ж-35, Раушская наб., д. 4/5
Производственно-издательский комбинат "Патент", г.ужгород, ул. Гагарина, 101 к обратной величине делителя, выход которого соединен с вторыми входами первого и второго блоков умножения, выход первого блока умножения соединен с первым входом третьего блока умножения, выход которого соединен с входом регистра частного, о т л ич а ю щ е е с я тем, что, с целью увеличения быстродействия, в устройство введены группа иэ (ЗН+1) элементов НЕ (N — число точных разрядон . результата первой итерации приведения делителя к единице), (2N+I)разрядный параллельный сумматор, квадратор дополнительных кодов, элемент НЕРАВНОЗНАЧНОСТЬ, причем выходы (30+1) старших разрядов второго блока умножения соединены соответственно с входами соответствующих элементов НЕ группы, выход разрядов второго блока умножения с (N+1)-го по (2N+3)-й соединен с входом квадратора дополнительных кодов, выходы элементов НЕ группы с первого по
N-й соединены соответственно с N старшими разрядами второго входа третьего блока умножения, выходы
5 элементов НЕ группы с (N+I )-ro no (ЗМ+! )-й соединены с первым входом (2И+1)-разрядного параллельного сумматора, выход (N+I) старших разрядов результата квадратора дополнительных кодов соединен соответственно с (И+1) младшими разрядами второго входа параллельного сумматора, остальные разряды второго входа (2N+1)разрядного параллельного сумматора соединены с входом логического нуля устройства, выходы элементов НЕ с
-второго по (30+1)-й соединены с входами элемента НЕРАВНОЗНАЧНОСТЬ, выход которого соединен с входом пере2р носа в младший разряд параллельного сумматора, выходы разрядов которого соединены с младшими (2N+1) разрядами второго входа третьего блока умножения.
