Аналого-дискретное интегрирующее устройство

 

Изобретение относится к аналогоцифровой вьгаи с лит ель ной технике, а именно к гибридным вычислительным устройствам, предназначенным для быстрого и точного интегрирования произвольно меняющейся функции времени. Целью изобретения является повьшение разрешающей способности при изменении интегрируемого сигнала в широком диапазоне. Поставленная цель достигается тем, что аналого-дискретное интегрирующее устройство содержит счетчик 9, вычитатель 15, счетчик 14, дешифратор 11 и счетчик 10, первый вход которого соединен с выходом блока 7 направления счета, а первый и второй выходы - соответственно с первым и вторым входами счетчика 9, первый которого подсоединен к первому выходу устройства, а второй и и третий выходы соединены соответственно с первым и вторым входами счетчика 14, второй выход которого соединен -с третьим входом счетчика 9, а первый выход подсоединен к второму выходу устройства и к первому входу вычнтателя 15, второй вход которого соединен с вторым входом устройства, а выход - с первым входом дешифратора 11; второй вход которого соединен с вторым выходом формирователя 8 счетного импульса, а выход - с вторым входом счетчика 10. 4 ил. а 4 СО О1 ОЭ со М

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (so 4 G 06 С 7/186 — — -- -. г 3 Ф 31Др

ОПИСАНИЕ ИЗОБРЕТЕНИЯ „.,. ц

К А BTOPCHOMV СВИДЕТЕЛЬСТВУ

Мл;.".ф.),:, -, ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (61) 1377875 (21) 4 139449/24-24 (22) 28 ° 10. 86 (46) 23, 10.88. Бюл. ¹ 39 (71) Институт проблем моделирования в энергетике АН УССР (72) Г.И.Грездов, N.Ï.Êoñìà÷, Г.А.Лобок и 10.П.Логвиненко (53) 681.335(088.8) (56) Авторское свидетельство СССР № 1377875, кл. G 06 G 7/186, 1986. (54) АНАЛОГО-ДИСКРЕТИОЕ ИНТЕГРИРУ10ЩЕЕ УСТРОЙСТВО ф (57) Изобретение относится к аналогоцифровой вычислительной технике, а именно к гибридным вычислительным устройствам, предназначенным для быстрого и точного интегрирования произвольно меняющейся функции времени.

Целью изобретения является повышение разрешающей способности при изменении интегрируемого сигнала в широком

„„ЯУ„„1432563 А 2 диапазоне. Поставленная цель достигается тем, что аналого-дискретное интегрирующее устройство содержит счетчик 9, вычитатель 15, счетчик 14, дешифратор 11 и счетчик 10, первый вход которого соединен с выходом блока 7 направления счета, а первый и второй выходы — соответственно с первым и вторым входами счетчика 9, первый выход которого подсоединен к первому выходу устройства, а второй и и третий выходы соединены соответственно с первым и вторым входами счетчика 14, второй выход которого соединен с третьим входом счетчика 9, а первый выход подсоединен к второму выходу устройства и к первому входу вьгчитателя 15, второй вход которого соединен с вторым входом устройства, а выход — с первым входом дешифратора 11 второй вход которого соединен с вторым выходом формирователя 8 счетного импульса, а выход — с вторым. входом счетчика 10. 4 ил.

1432563 Изобретение относится K аналогоцифровой вычислительной технике, а

;именно к гибридным вычислительным устройствам, предназначенным для делительйого и точного интегрирования произвольно меняющейся функции времени, и является усовершенствованием изобретения по авт. св. Р 1377875.

Пельш изобретения является повышение разрешающей способности при ,::изменении интегрируемого сигнала в ,широком диапазоне.

Иа фиг, 1 представлена функцио-. нальная схема аналого-дискретного ин- I5 тегрирующего устройства;на фиг.2 функциональная схема одного из воз.".ч

1, можных вариантов выходного счетчика, .:на фиг, 3 — схема одного из возможных вариантов дополнительного счет- 20

:чика, на фиг. 4 — функциональная

;схема одного из возможных вариантов счетчика порядка. Аналого-дискретное интегрирующее устройство (фиг. 1) содержит анало- 25 говый интегратор 1, компараторы 2 и

3, блок 4 преобразования полярности входной функции, элемент ИЛИ. 5, уп равляющий, триггер 6, блок 7 направления счета, формирователь 8 счетно- 30 го импульса, выходной счетчик 9, дополнительный счетчик 10, дешифратор ,11, блок 12 определения полярности входного сигнала, блок 13 формирова:ния порогового уровня, счетчик 14 порядка и вычитатель 15.

Выходной счетчик (фиг. 2) содерпит сетчики старших 16 и младших 17 разрядов и элементы ИЛИ 18 и И 19.

Дополнительный счетчик (фиг. 3) состоит из элементов И-НГ 20-24, инверторов 25 и 26, элемента ИСКЛ10ЧА10ЩЕЕ ИЛИ 27 н триггера 28.

Счетчик 14 порядка (фиг. 4) содержит счетчик 29, элемент И 30, эле-; мент 4 ИЛИ-IIE 31, элемент ИЛИ. 32 и формирователь 33.

Устройство работает следующим образом.

Входной сигнал поступает через блок 4 на вход аналогового интегратора 1 со своим знаком, Как только напряжение на выходе интегратора достигнет одного из пороговых уровней, срабатывает соответствующий компа атор 2 или 3, который через элемент ИЛИ 5 и управляющий триггер

6 изменяет знак подынтегральной функции на выходе блока 4. Это изменяет знак приращения интеграла на выходе интегратора 1. Таким образом, при знакопостоянном входном сигнале ком» параторы 2 и 3 срабатывают строго поочередно.

При изменении знака входного сигнала один иэ компараторов срабатывает дважды подряд.

Импульсы с выходов компараторов через элемент ИЛИ 5, формирователь

8 и дешифратор 11 поступают на счетный вход счетчика 10, на вход направления счета которого управляющий сигнал поступает с выхода блока 7.

Чтобы накопленный результат интегрирования представить в виде мантиссы и порядка, счетчики 9 и 14 должны взаимодействовать следующим образом.

При положительном направлении счета увеличение порядка происходит при переполнении счетчика 9, т.е. когда он находится в положении 1111 и поступает счетный импульс того же знака ° Тогда на третьем выходе счетчика 9 появляется перенос, который поступает на второй вход счетчика 14, увеличивая его порядок на единицу, при этом íà его втором выходе появляется управляющий сигнал, который поступает на третий вход счетчика 9, устанавливая его старший разряд в единицу, при этом младшие разряды нули, т.е. 1000. При отрицательном направлении счета уменьшение порядка происходит, когда счетчик 9 находится в состоянии 1000 и поступает счетный импульс того же знака. Тогда на втором выходе счетчика 9 появляется перенос, который поступает на первый вход счетчика 14, уменьшая его порядок на единицу, при этом на его втором выходе появляется управляющий сигнал, который устанавливает старший разряд счетчика 9 в единицу, при этом младшие разряды единицы, т,е.

1111.

Благодаря такому взаимодействию счетные импульсы, поступающие на вход счетчика 9 с постоянной интегрирования ь, накапливаются как результат интегрирования в виде мантиссы и порядка.

Постоянная интегрирования Ф зависящая от порядков Р„ и Р, обеспечивается счетчиком 10, который представляет собой реверсивный счетчик, в каждом БП; разряде которого имеется N, счетный вход. Иаксималь3 143 ное количество разрядов ND< счетчика i0 определяется как и = Рки + Ргм ь где Р н и Pz„ — максимальные значения порядков, а количество разрядов, определяющих постоянную интегрирования .Г, номер

N> счетного входа счетчика 10, определяется как

N; Ъи Рх) + Р

Вычитатель 15, используя значения порядков Р и Р, вычисляет количество разрядов, необходимое для обеспечения постоянной интегрирования а дешифратор 11 преобразует вычисленное значение в номер N счетного входа счетчика 10, передавая на этот вход счетные импульсы, поступающие на второй вход дешифратора 11.

2563 4

Формула изобретения

Аналого-дискретное интегрирующее устройство по авт. св. N - 1377875, о т л и ч а ю щ е е с я тем, что, с целью повышения разрешающей способности при изменении интегрируемого сигнала в широком диапазоне, в него введен счетчик порядка интегрирования и вычитатель, первый вход которого является входом задания порядка входного сигнала, а второй вход подключен к информационному выходу счетчика порядка интегрирования, яв1 ляющемуся дополнительным выходом устройства, выход вычитателя соединен с информационным входом дешифратора, прямой и инверсный выходы переноса выходного счетчика подключены к вхо20 дам сложения и вычитания счетчика порядка интегрирования, выход переноса которого подключен к входу установки старшего разряда выходного счетчика.

E 432563

Составитель С. Белан

Редактор О.Юрковецкая Техред ц.дидык Корректор М.Васильева

Закаэ 5444/44 Тиращ 704 Подписное

ВНИИНИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4