Гибридное интегрирующее устройство

 

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (51)4 G 06 G 7 186

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Н ABTOPCHOMY СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

IlO ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 3972460/24-24 (22) 04.11.85 . (46) 23.08.88. Бюп. У 31 (71) Московский авиационный институт им. Серго Орджоникидзе (72) А.В. Комаров, В.С. Кисленко и И.Г. Ладыгин (53) 681. 3 (088. 8) (56) Авторское свидетельство СССР

9 868784, кл. G 06 G 7/186, 1980.

Авторское свидетельство СССР

9 1168972, кл. G 06 G 7/186, 1984. (54) (57) ГИБРИДНОЕ ИНТЕГРИРУНИЦЕЕ УСТРОЙСТВО,содержащее первыйи второйинтеграторы, выходы которых подключены к первым входам первого и второго компараторов соответственно, соединенных вторыми входами с шиной нулевого потенциала, переключатель, вход которого через масштабный резистор подключен к входу гибридного интегрирующего устройства, а первый и второй выходы соединены с входами первого и второго интеграторов соответственно, связанными с первым. и вторым выходами генератора эталонных токов, счетчик, вход которого является входом тактовых импульсов гибридного интегрирующего устройства и соединен с первыми входами первого и второго элементов И, выходы которых являются информационными выходами устройства, выход старшего разряда счетчика подключен к управляющему .входу переключателя, переключающему входу генератора эталонных токов и через первый элемент

„„SU„„1418768 А1

НЕ к управляющему входу первого мультиплексора, первый и второй информационные входы которого соединены с выходами первого и второго компараторов соответственно, а выход подключен к первому информационному входу второго мультиплексора и через второй элемент НЕ к второму информационному входу второго мультиплексора, управляющий вход которого объединен с вторым входом первого элемента И и с входом третьего элемента НЕ, выход третьего элемента НЕ подключен к второму входу второго элемента И, третий мультиплексор и триггер, о тл и ч а ю щ е е с я тем, что, с целью повышения точности интегрирования и сокращения аппаратурных затрат, в устройство введен формирователь временных интервалов, вход которого подключен к выходу второго мультиплексора, а выход соединен с третьим входом первого и третьим входом второго элементов И, выход старшего разряда счетчика подключен к управляю щему входу третьего мультиплексора, первый и второй информационные входы которого подключены к выходам первого и второго компараторов, а выход соединен с информационным входом триггера, синхровход которого подключен к выходу переноса счетчика, а выход соединен с управляющим входом второго мультиплексора, выход первого

1 мультиплексора подключен к входу управления полярностью генератора эталонных токов.

14 l 8 768

Изобретение относится к гибридной вычислительной технике и может быть использовано в аналого-цифровых вычислительных системах и устройствах автоматики для длительного интегрирования аналогового сигнала.

Целью изобретения является повышение точности интегрирования и сокращение аппаратурных затрат. l0

На фиг. 1 показана функциональная схема предлагаемого устройства; на фиг. 2 — эпюры напряжений, которые поясняют принцип действия устройства; на фиг. 3 — функциональная схема генератора эталонных токов; на фиг. 4 — формирователь временных интервалов.

Гибридное интегрирующее устройство (фиг. 1) содержит первый 1 и вто- 20 рой 2 интеграторы, выход каждого из которых подключен к первому входу соответственно первого 3 и второго 4 компараторов, переключатель 5, первый и второй выходы которого подключены к входам соответственно первого

1 и второго 2 интеграторов, масштабный резистор 6, первый вывод которого является информационным входом 7 устройства, генератор 8 эталонных то- 30 ков, первый и второй выходы которого соединены с входами соответственно первого 1 и второго 2 интеграторов, счетчик 9, третий, первый и второй мультиплексоры 10-12, элементы HE 1315, триггер 16, элементы И 17 и 18, формирователь 19 временных интервалов тактовый вход 20 устройства, причем выходы элементов И 17 и 18 являются информационными выходами 21 и 22 устройства.

Генератор 8 эталонных токов (фиг. 3), содержит переключатели 23 и 24, резисторы 25 и 26, усилитель

27 постоянного тока, транзисторы 28 и 29. 45

Формирователь 19 временных интервалов (фиг. 4) содержит интегрирующую цепочку, выполненную на диоде

30, резисторе 31 и конденсаторе 32, и инвертор 33. 50

Устройство работает следующим образом.

В интеграторах 1 и 2 поочередно реализуется режим двойного интегрирования. Порядок интегрирования устанавливается с помощью логической переменной Ь, представляющей собой выход старшего (и-ro) разряда счетчи ка 9. При Ь 0 в первом интеграторе 1 реализуется первое интегрирование (промежутки времени С вЂ” t< и диаграмма d, фиг. 2), а во втором интеграторе 2 — второе интегрирование (промежутки времени

t 1 и t — t диаграмма Е, фиг. 1) . Источник интегрируемого напряжения при этом через масштабный резистор 6 и переключатель 5 подключен к входу первого интегратора 1.

Первый выход генератора 8 эталонных токов обесточен, а второй активизирован — в нем протекает эталонный ток того или иного направления (в зависимости от знака напряжения на выходе второго 2 интегратора), который производит уменьшение напряжения (по абсолютной величине) до нуля на выходе второго интегратора

2. Величина U, которая представляет собой интеграл входного напряжения за время первого интегрирования, преобразуется при этом в импульс длительностью ty t1е Этот временной интервал заполняется тактовыми импульсами, число которых пропорционально интегралу входного воздействия за время первого интегрирования. Эти импульсы появляются на выходе 22 отрицательного прира- щения, поскольку Ug v 0 что является признаком отрицательного интегрируемого напряжения. Если U g 0, то выходные импульсы появляются на выходе 21 положительного приращения (промежуток времени t5 — tg диаграмма f, фиг. 2). При Ь = 1 в первом интеграторе 1 реализуется второе интегрирование (промежутки времени

t< Ез и t 7 t< диаграа аР фиг. 2), а во втором интеграторе 2— первое интегрирование (промежутки времени t — t и t q — tg, диаграмма фиг. 2) . Источник интегрируемого напряжения при этом через масштабный резистор 6 и переключатель 5 подключен к входу второго интегратора 2, второй выход генератора 8 эталонных токов обесточен. Первый выход генератора эталонных токов активизирован.

Процесс второго интегрирования идентичен описанному выше, аналогичному процессу во втором интеграторе, поэтому в промежутке времени появляются импульсы отрицательного приращения интеграла входного напряжения, а в промежутке времени !

418768

50 о

40

55

3 импульсы положительного приращения интеграла входного напряжения. Анализ принципа действия устройства показывает, что первый 1 и второй 2 интеграторы попеременно интегрируют входное воздействие, что способствует непрерывному интегрированию входного сигнала, и преобразуют приращения интеграла входного напряжения в последовательности импульсов, числ и знак которых (номер выхода) соответствуют величине приращения интеграла и знаку этого приращения. Для реализации описанного алгоритма работы устройства необходим управляемый генератор 8 эталонных токов (фиг. 3) . При g = 0 переключатель 23 находится в верхнем положении, и на выходе генератора 8 эталонных токов формируется эталонный ток положитель ной полярности (фиг. 3, это направление показано стрелкой). При g = 1 переключатель 23 находится в нижнем положении и на выходе генератора фор мируется эталонный ток отрицательной полярности. Ответвление эталонного тока к соответствующему интегратору осуществляется переключателем 24, причем при Ь = 0 генератор 8 эталонных токов своим выходом подключен к второму интегратору 2, первый выход генератора разомкнут, а при Ь = 1 генератор 8 эталонных токов активизированным выходом подключен к первому интегратору 1, второй выход генератора разомкнут. Это позволяет при Ь 0 направить эталонный ток соответствующего знака в первый интегратор 1. При этом до момента

,() (диаграмма 1, фиг. 2),происходит уменьшение (по абсолютной, величине) до нулевого потенциала выходного напряжения второго интегратора 2. После режима второго интегрирования второй интегратор 2 переводится в режим стабилизации исходной точки входного потенциала, который заключается в принудительном удержании ее около уровня нулевого потенциала. Этот режим реализован подачей на вход интегратора эталонного тока, противоположного по знаку выходного напряжения данного интегратора. При этом на выходе второго интегратора 2 наблюдается пере менное напряжение (с постоянной составляющей вблизи уровня нулевого потенциала), амплитуда и частота которого зависят от постоянной времени интегрирования данного интегратора, чувствительности компаратора и времени задержки распространения сигнала в схеме управления переключением направления эталонного тока. В это время в первом интеграторе 1 осуществляется первое интегрирование входного напряжения.

При b = 1 во втором интеграторе

2 прекращается режим стабилизации и он переходит к первому интегрирова нию вх од ног о напряжения (вход второго интегратора 2 отключается переключателем 24 от генератора 8 эталонных токов и подключаются к информационному входу устройства переключателем 5) . Первый интегратор 1 сначала находится в режиме вто- рого интегрирования (моменты 5:g диаграмма с1, фиг. 2), а в момент времени t, t> производится в режим стабилизации исходной точки входного потенциала.

Счетчик 9, мультиплексоры 10-12, элементы НЕ 13-15, триггер l6 элементы И l7 и 18, формирователь 19 временных интервалов предназначены для формирования трех режимов работы интеграторов: первого и второго интегрирования и режима стабилизации исходной точки и временного интервала, заполняемого синхроимпульсами, число и номер выхода которых определяют знак и интеграл входного напряжения.

Работа компараторов 3 и 4 может быть описана следующим уравнением:

10, если U „)О;. 1, если U „с0.

Временные диаграммы первого 3 и второго 4 компаратора (Il и g соответственно, фиг. 3) поясняют принцип их работы.

Мультиплексор 10 и тригггер 16 предназначены для фиксации знака интегрируемого напряжения.

При Ь =0 происходит первое интегрирование в первом интеграторе l. Первый компаратор 3 выделяет знаковую часть выходного сигнала, которая через мультиплексор 10 транслируется на информационный вход триггера

16.

Принцип работы мультиплексоров заключается в следующем: в случае, 1418768

5 когда на управляющем входе Х = О, на выход мультиплексора подключается сигнал, поданный на первый информационный вход, когда Х = 1, на выходе сигнал, поданный на второй информационный вход. Напряжение, соответствующее знаку входного и интегрирующего напряжения, фиксируется в триггере 16 синхроимпульсом, поступающим с выхода переноса счетчика 9 в конце каждого цикла первого интегрирования

При Ь = 1 фиксируется знак интегриру емого во,втором интеграторе 2. Выход ной сигнал триггера 16 определяет .номер выхода, на котором появляются тактовые импульсы. При отрицательном интегрируемом входном напряжении (m = О) разрешается прохождение тактовых импульсов на второй выход 22 устройства, а при положительном (m =

1) — на первый выход 21.

Мультиплексоры 11 и 12, элементы

НЕ 14 и 15, формирователь 19 временных интервалов предназначены для формирования временного интервала, длительность которого пропорциональна интегралу входного напряжения.

Мультиплексор 11 транслирует на свой выход сигналы, соответствующие режиму второго интегрирования (длительность которого соответствует интегралу входного напряжения) и режиму стабилизации исходной точки поочередно первого 1 и второго 2 интеграторов.

Элемент НЕ 14 и мультиплексор 12 формируют сигнал, в котором временной интервал, соответствующий второму интегрированию в интеграторах, всегда принимает значение и = О (моменты 0 С1э С 1 t t g tg

t<, диаграмма и, фиг. 2). Когда интегрируется отрицательное входное напряжение, такой сигнал формируется естественным образом и передается на выход третьего мультиплексора 12. В случае положительного интегрируемого напряжения сигнал g инвертируется и через второй информа ционный вход третьего мультиплексора

12 транслируется на выход. Управляющий сигнал, учитывающий знак интегрируемого напряжения, снимается с . выхода триггера 16.

Формирователь 19 временных интервалов предназначен для формирования

6 временных "ворот", т. е. единичных сигналов разрешения, пропорциональных интегралу от входного сигнала. Вход5 ной сигнал и (диаграмма п, фиг.2) состоит иэ информационного сигнала нулевого потенциала и помехового сигнала. Интегрирующая цепочка формирователя 19 из высокочастотного помехового сигнала формирует единичный сигнал. На выходе инвертора 33 (элемент НЕ) получают сигнал, в котором информационная часть имеет потенциал логической "1", а помеховая — логического "0". Таким образом, сформиро. ван информационный сигнал, который поступает на элементы И 17 и 18 и определяет интервал, в течение которого на выход устройства поступают тактовые импульсы С учетом знака интегрируемого напряжения.

Режим стабилизации исходной точки заключается в быстром изменении интегрируемого напряжения, при этом выходное напряжение интеграторов колеблется около порога срабатывания компаратора, равного нулевому потенциалу. Окончание второго интегрирования сопровождается пересечением выходного напряжения интеграторов

2 и 3 через уровень нулевого потенциала. На эту ситуацию компараторы

3 и 4 реагируют изменением своего выходного сигнала. Данное изменение сигнала через мультиплексор 11 постуЗ5 пает на управляющий вход переключателя 23 и меняет полярность эталонного напряжения, которое подается на вход того интегратора, в котором завершено второе интегрирование. В связи с изменением полярности входного сигнала выходное напряжение данного интегратора вновь начнет уменьшаться (по абсолютной величине) к нулевому потенциалу и вновь пересечет

45 порог срабатывания компаратора, что вызовет повторное переключение полярности эталонного напряжения.

Преимущество предлагаемого устрой-, ства по сравнению с известным заключа5О ется в повьппении точностныххарактерис- . тик интегрирования, полученных за счет устранения температурного и монтажного дрейфа исходного уровня первого интегрирования и сокращения an55 паратурных затрат, связанных с изменением режимов работы ряда элементов

1418768 мз 2! О

1418768

Фиг.д

Составитель С. Белан

Техред А.Кравчук

Корректор Н.Король

Редактор Н. Гулько

Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4

I 1 ь

Заказ 4157/49 Тираж 704 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

wi

meepg Р