Запоминающее устройство

 

Изобретение относится к вычислительной технике и может быть использовано для отладки программ и диагностики аппаратуры. Цель изобретения - расширение функциональных возможностей устройства за счет обеспечения синхронной безадресной записи состояний магистрали. Устройство работает в режиме адресного обмена и режиме безадресной записи состояний магистрали. Режим адресного обмена - стандартный режим работы запоминающего устройства с обменом данными по интерфейсу.Адресный обмен производится с помощью блока 1 памяти, регистра 2 адреса и блока 5 управления адресным обменом. В режиме безадресной записи устройство выполняет в полном объеме функции адресного обмена и,дополнительно,записывает в заданную область блока 1 памяти последовательность состояний магистрали в моменты истинности передаваемых адресов и данных.Адрес для блока 1 памяти наряду с регистром 2 формируется и на счетчике 3, а триггер 8, блок 7 фиксации данных и элемент И-НЕ 9, элемент 10 сопряжения и элемент 11 задержки обеспечивают сохранение информации в магистрали на время записи. Управляющие сигналы в режиме безадресной записи формируют блок 5 управления адресным обменом и блок 6 управления безадресной записью. Выделенная для записи состояний магистрали область памяти доступна чтению в адресном режиме, что обеспечивает возможность программными средствами анализировать по записанной магистрали ход программы,ее промежуточные и конечные результаты. 4 ил.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (19) (11) 1) 4 С 06 F 1 2 /ОО, 1 1 /00

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К А BTOPCHOIVIY СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР (2 1) 4294168/24-24 (22) 04. 08. 87 (46) 15.04. 89, Бюп. М 14 (72) А. С. Галуз а, И. А. Денисов и И.Б.Ленцкевич (53) 681. 325 (088. 8) (56) Авторское свидетельство СССР

В 1206787, кл. С 06 F 11/30, 1984.

Каган Б.M. Электронные вычислительные машины и систем). M.: Энергоатомиздат, 1985, с. 92-94. рис. 4. 2. (54) ЗАПОМИНА1()ЩЕЕ УСТРОЙСТВО (57) Изобретение относится к вычислительной технике и может быть использовано для отладки программ и диагностики аппаратуры, Цель изобретения — расширение функциональных возможностей устройства за счет обеспе14 чения синхронной безадресной записи состояний магистрали. Устройство работает в режиме адресного обмена и режиме безадресной записи состояний магистрали. Режим адресного обмена— стандартный режим работы запоминающегоо устройства с обменом данными по интерфейсу, Адресный обмен производится с помощью блока 1 памяти, регистра 2 адреса и блока 5 управления адресным обменом. В режиме безадресной записи устройство выполняет в полном объеме функции адресного. обмена и дополнительно записывает в заданную область блока 1 памяти последовательность состояний магистрали в моменты истинности передаваемых адресов и данных. Адрес для блока I памяти наряду с регистром 2 формируется и на счетчике 3, а триггер 8, 1472910 блок 7 фиксации данных, элемент И-НЕ

9, элемент 10 сопряжения и элемент

11 задержки обеспечивают сохранение информации в магистрали на время записии. Управляющие сигналы в режиме безадресной записи формируют блок 5 управления адресным обменом и блок

6 управления безадресной записью.

Изобретение относится к вычислительной технике и может быть использовано для отладки программ и диагностики аппаратуры в вычислительных системах общего назначения и специ5 ализированных отладочных устройствах.

Цель изобретения — расширение функциональных воэможностей эа счет обеспечения синхронной безадресной записи состояний магистрали. 10

На фиг. 1 изображена структурная схема устройства; на фиг. 2 - временная диаграмма операции чтение, на фиг. 3 — граф-схема алгоритма работы блока управления безадресной записью; 15 на фиг. 4 — вариант реализации блока управления безадресной записью.

Устройство содержит блок 1 памяти, регистр 2 адреса, счетчик 3 адреса, мультиплексор 4 адреса, блок 5 управ-20 ления адресным обменом, блок 6 управления безадресной записью, блок 7 фиксации данных, триггер 8, элементИ-НЕ 9, элемент 10 сопряжения, элемент 11 задержки, элементы ИЛИ 12 . 25 и 13.

Блок 1, регистр 2 адреса и блок

5 управления адресным обменом выполняют функции оперативного запоминающего устройства с произвольной выбор-30 кой, обеспечивая хранение данных с возможностью чтения и записи по заданным адресам. Обмен данными с устрой ст во м произ водит ся в соо т вет ст вии с межмодульным параллельным интерфейсом МПИ ГОСТ по линиям 14 АД (адрес — данные), 15 ОБМ (обмен), 16 ОТВ (ответ), 17 ДЧТ (данных чтение), 18 ДЗП (данных запись).

Мультиплексор 4 адреса коммутиру.— gg ет на адресньй вход блока 1 состояние регистра 2 адреса или счетчика

3 адреса в зависимости от состояния

Выделенная дпя записи состояний магистрали область памяти доступна чтению в адресном режиме, что обеспечивает возможность программными средствами анализировать по записанной магистрали ход программы, ее промежуточные и конечные результаты. 4 ил.

2 выхода блока 5 управления адресным обменом. Счетчик 3 адреса формирует адреса дпя блока 1 при записи состояний магистрали в безадресном режиме. Блок 6 управления безадресной записью вырабатывает управляющие сигналы Y,...,Y< в соответствии с граф-схемой алгоритма, представленной на фиг. 3. Вариант реализации блока

6 представлен на фиг. 4.

Блок 7 предназначен дпя сохране ния состояния линий адреса данных в течение требуемого дпя записи состояния магистрали времени. В качестве такого блока могут быть использованы магистральные приемопередатчики. Триггер 8 предназначен для обеспечения активного уровня сигнала на линии

0ТВ в течение требуемого для записи состояния магистрали времени. Элемент И-НЕ 9 формирует сигнал включения триггера 8 по переднему фронту сигнала ОТВ (у сигналов интерфейсов

ОТВ, ОБМ, ДЧТ, ДЗП, АД активный уровень — низкий) при наличии единичного уровня на входе 19 РЕЖИМ. Элемент 10 сопряжения служит для сопряжения выхода триггера 3 с линией 16 интерфейса ОТВ и может быть выполнен на элементе с открытым коллектором или с тремя состояниями на выходе.

Элемент ll задержки задерживает передний фронт сигнала с выхода триггера 8 на время установления истинной информации на линиях АД после переднего фронта сигнала ОТВ. Величина задержки составляет приблизительно

150-200 нс. Элемент ИЛИ 12 предназначен для объединения сигналов с выходов блока 5 и блока 6 (У ). Элемент ИЛИ 13 предназначен дпя объединения сигнала линии 18 ДЗП и выхода блока 6 (Yq).

14729 )0

Вход 19 РЕЖИМ задает режим работы устройства. По сигналу на входе 20

ВВОД производится запись в счетчик адреса 3. На входах 21 СА задается системный адрес устройства. Выходы

22-25 предназначены для наращивания объ ема и амя ти, Устройство работает в одном из двух рсжимов: режиме адрееного обме- 10 на (нулевое значение сигнала 19). режиме безадресной записи состояний магистрали (единичное состояние сигнала 19).

Режим адресного обмена — стандарт-15 ный режим работы запоминающего устройства с обменом данными по интерфейсу МПИ. Интерфейс MIIH предусматривает обмен данными через двунаправленную магистраль АД по принпопу 20

"ведущий — ведомый". Для обмена данными применяется асинхронный способ передачи с использованием управляю, щих сигналов ОМБ, ДЧТ, ДЗП и ОТВ.

Возможны следующие виды адресного об-25 мена: чтение, з апись, чтение с модификацией.

При чтении ведущий устанавливает на линиях АД адрес, определяющий ведомого, и устанавливает сигнал на линии OEM. Устройства, подключенные к магистрали, за время не более 75 нс считывают и затем опознают адрес с линией АД. Уатройство, опознавшее адрес, после появления сигнала ОБМ становится ведомым. Ведущий снимает адрес с линий АД, устанавливает сиг-, нал на линии ДЧТ. Ведомлй в ответ на сигнал ДЧТ устанавливает сигнал на линии ОТВ и данные на линиях АД. 40

Ведущий принимает данные с линий АД и сбрасывает сигнал ДЧТ. Ведомый после снятия ведущим сигнала ДЧТ сбрасывает данные с линий АД и сигнал с линий ОТВ, Ведущий после снятия ве- 45 домым сигнала ОТВ сбрасывает сигнал

ОБМ. Магистраль освобождена дпя передачи управления новому ведущему.

Операция записи отличается от чтения тем, что ведущий вместо ДЧТ формирует сигнал ДЗП, данные на линиях

АД выставляет ведущий, а ведолый данные записывает.

По переднему фронту сигнала ОБМ адрес с линий 14 АД вводится в регистр 2 адреса. Одновременно: в блоке 5 управления адресным обменом стар. шие разряды адреса на линиях АД сравниваются с системным адресом, задаваелым на входах 21. Если сравнения .не произошло, то устройство до окончания текущего сигнала OEM в обмене данными не участвует. В случае сравнения адресов устройство до окончания сигнала ОБМ становится ведомым и блок 5 воспринимает входные и формирует ответные управляющие сигналы для взаимодействия с ведущим по дисциплине интерфейса МПИ. Кроме того, блок 5 формирует внутренний управляющий сигнал, который через элемент

ИЛИ 12 поступает на вход выборки блока 1 памяти. Этот же сигнал поступает на мультиплексор 4 адреса и разрешает прохождение адреса ячейки с регистра 2 адреса в блок 1. В зависимости от состояния линии 18 ДЗП производится или чтение из блока 1 (ДЗП=О), или запись в него (ДЗП=1).

Записанная в какую-то ячейку блока

1 информация сохраняется до следующей записи в эту же ячейку.

Таким образом, в адресном режиме устройство обеспечивает хранение данных и обмен данными с ведущим (процессором) по интерфейсу МПИ.

Режим безадресной записи задается единичным значением сигнала 19. В этом режиме устройство выполняет в полном объеме функции адресного режима и дополнительно записывает в блок 1 последовательно по каждому сигналу ОБМ состояния магистрали АД в моменты истинности на шине АД адреса и данных. Начальный адрес массива дпя записи магистрали вводится в счетчик 3 с шины АД по сигналу на входе 20.

Блок 6 управляет записью состояний магистрали АД и работает только при наличии сигнала на входе 19 (X =1). В паузе между сигналами ОБМ (X, =О, Х = 1) формируют ся упр авляющие сигналы Уз (выборка блока 1) и

У< (запись), которые обеспечивают saпись текущего состояния линий АД в блок 1. После появления сигнала ОБМ (Х,= 1) формируется сигнал Y (+1 в счетчик 3), затем при наличии сигнала ОТВ (Х =1) и отсутствии сигнала с выхода блока 5 (Х4=0) производится повторная запись состояния линий

АД в блок 1 с помощью сигналов Yz и

У,,после чего сигналом У< сбрасывается триггер 8 и сигналом. У, добавляется единица в счетчик 3. После снятия сигнала ОБМ цикл работы блока 6 по11 задержки сигнал с выхода триггера

8 поступает также на блок 7, Под действием этого сигнала состояние

/ линий АД через блок 7 поступает вновь .на АД, за счет чего состояние линий

АД сохраняется даже после снятия данных ведущим (при з аписи) или ведом м (при чтении) в ответ на снятие

ДЧТ. Состояние линий АД поддерживается до выключения триггера 8 управляющим сигналом У< т.е. до окончания записи состояния АД в блок 1. После выключения триггера 8 ведущий снимает текущий сигнал ОБМ и переходит к выполнению следующей операции.

Расширение триггером 8 сигнала ОТВ может снижать быстродействие вычислительной системы, однако это снижение незначительно, Когда в качестве ведомого выступает не предлагаемое устройство, сигнал на выходе блока 5 отсутствует (см. фиг. 3),поэтому в блоке 6 условие Х =1, Х =0 выполняется сразу после появления сигнала на линии ОТВ 16. и запись магистрали производится одновременно с выполнением текущей операции в ведомом.

Когда в качестве ведомого выступает предлагаемое устройство, цикл выполнения операции увеличивается на два микротакта (А и А < по фиг. 3).

Результатом работы устройства в безадресном режиме является записанный массив последовательных состояний линий АД в процессе выполнения программы. Начальный адрес массива вводится в счетчик 3. Массив представляет собой последовательность адресов и данных в том порядке, в каком они передавались по линиям АД, т.е. в этом массиве сохраняются сведения о ходе программы, промежуточных и конечных результатах выполнения программы.

Предлагаемое устройство может быть использовано в качестве оперативного запоминающего устройства в вычислительных системах. При этом наряду с традиционными функциями ОЗУ по хранению данных устройство может осуществлять запись в выделенную область памяти последовательности состояний магистрали в реальном масштабе времени. Содержимое этой области может быть выведено на экран или печат ающее устрой ство системы, что дает возможность проводить отладку программ или поиск неисправностей

5 1472910 вторяется. Таким образом, за один цикл работы блока 6, ограниченный периодом, действия сигнала ОБМ, производится запись двух состояний ли5 ний АД: на момент конца паузы между сигналами ОБМ (на АД выставлен адрес) и на момент выполнения условия Х =1 и Х =О (в этот момент времени производится запись данных), При записи адреса и данных на адресный вход блока 1 через мультиплексор 4 поступает адр ес со счетчика 3, по скольку в эти моменты времени сигнал на выходе блока 5, поступающий на мульти ппексор 4 (Х ), имеет нулевое з начение.

При з апи си со стоя ний магистр али возникает проблема сохранения истинного значения данных на линиях АД в момент их записи, поскольку управляющие сигналы ДЧТ, ДЗП, ОТВ, ОБМ, определяющие состояние линий АД, формируются ведущим и ведомым независимо от аппаратуры записи магистрали 25 и могут быть сняты до окончания цикла записи в блоке 6, Второй причиной возможного искажения данных на линиях АД является то, что если в качестве ведомого выступает предлагаемое ЗО устройство, то необходимо в течение одного сигнала ОБМ обращение к двум адресам блока 1, Первое обращение произ водится для выполнения операции чтения или записи по адресу в регистре 2 адреса, второе обращение — при записи магистрали по адресу в счетчике 3. Это может привести к искажению данных на линиях АД к моменту второго обращения. 40

Для устранения искажения данных на линиях АД во время записи магистр али в устрой ство введен три ггер 8, элемент 11 задержки, блок 7, Триггер

8 в безадресном режиме расширяет через элемент 10 сопряжения управляющий сигнал ОТВ. Триггер 8 включается по переднему фронту сигнала 16 при . разрешающем (единичном) уровне,на входе 19. Триггер 8 остается включен- 5р ным до окончания записи состбяния линий АД (выключается по управляющему сигналу У< вырабатываемому блоком 6). Наличие активного уровня на линии ОТВ, поддерживаемое триггером

8, препятствует ведущему снять текущий сигнал ОБМ и выставить очередной до завершения цикла записи в блоке 6 (см. фиг. 2). Через элемент

1472910 без дополнительно го контрольного оборудования .

Формул а изобретения

Запоминающее устрой ство, содерж ащее регистр адреса и блок управления адресным обменом, информационные входы регистра адреса, блока памяти и блока управления адресным обменом являются адресным информационным входом-выходом устрой ства, информационные входы регистра адреса и блока управления адресным обменом соединены с адресным информационным входомвыходом устройства, информационный вход-выход блока памяти соединен с адресным информационным входом-выходом устройства, вход-выход ответа устройства соединен с входом-выходом ответа блока управления адресным обменом, вход обмена устройства соединен с входом обмена блока управления адресным обменом и входом стробирования регистра адреса, входы --чтения и записи устройства соединены с входами чтения и записи блока управления, адресным обменом соответственно, вход системного адреса которого является входом системного адреса устройства, о тли ч ающе е ся тем, что, с целью расширения функциональных возможностей за счет обеспечения синхронной безадресной записи состояний магистрали, в него введены счетчик адреса, мул *. типлексор адреса, блок управления без адресной записью, блок фиксации данных, триггер, элемент И-НЕ, элемент сопряжения, элемент задержки, два элемен-: та ИЛИ, причем выход мультиплексора адреса соединен с адресным входом блока памяти, выходы регистра и счетчика адресов соединены с первым и вторым информационными входами мультиплексора адреса соответственно, информационный вход регистра адреса соединен с информационным входом счетчика адреса, вход ввода устройства соединен с входом записи счетчика адреса, выходы первого и второго элементов ИЛИ соединены с входами выборки и чтения-записи блока памяти соответственно, информационные вход и выход блока фиксации данных соединены с адресным информационным

15 входом-выходом устройства, вход обмена устройства соединен с первым входом блока управления безадресной записью, второй вход которого соединен с выходом элемента сопряжения

2р и входом-выходом ответа устройства, вход режима устройства соединен с первым входом элемента И-ИЕ и третьим входом блока управления безад— ресной записью, выходы с первого по

25 четвертый которо ro соединены с суммирующим входом счетчика адреса, входом сброса в "О." триггера и первыми входами первого и второго элементов

ИЛИ соответственно, выход блока уп30 равления адресным обменом соединен с четвертым входом блока управления без адресной з аписью, входом управления мультиплексора адреса и вто-. рым входом первого элемента ИЛИ, вход записи устройства соединен с вторым входом второ го элемент а ИЛИ, вход-выход ответа устройства соединен с вторым входом элемента И-НЕ, выход которого соединен с входом

49 стробирования триггера, выход которого соединен с входом элемента сопряжения и через элемент задержки— с входом стробирования блока фиксации данных.

1472910

1472910

Фиг. Р

Составитель В. Бородин

Редактор И. Рыбченко Техред И.. Дидык, Корректор С. Шекмар

Заказ 1712/48 Тираж б67 Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-издательский комбинат "Патент", г. Ужгород, ул. Гагарина, 101