Устройство для обмена информацией

 

Изобретение относится к вычислительной технике и может быть использовано в многомашинных вычислительных системах и локальных сетях обмена данными. Целью изобретения является повышение быстродействия за счет использования каждой из ЭВМ (любым активным абонементом) любоко свободного для обмена в данный момент времени регистра. Устройство для обмена информацией содержит М адресных и L информационных регистров 1 и 2 разрядностью М (М - число ЭВМ или активных абонентов), М входных блоков 3 по М+L пар элементов И, М выходных блоков 4 по L пар элементов И, 2 М элементов И 5 и 2М элементов И 6, М элементов ИЛИ 7, М элементов ИЛИ-НЕ 8 и М элементов задержки 9. 1 ил.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИН (51)4 G 06 7 13/14;.-ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И OTHPblTHRM

ПРИ ГКНТ СССР (21) 4333563/24-24 (22) 23.10.87 (46) 30.04.89, Бюл. Ь 16 (72) В.В. Соколов и П.И. Сорока (53) 681.325(088.8) (56) Бойченко Е.В. Локальные вычислительные сети. — M. Радио и связь, 1985, с. 24, 27, 90.

Авторское свидетельство СССР

1328822, кл. С 06 Р 13/-14, 1986. (54) УСТРОЙСТВО ДЛЯ ОБМЕНА ИНФОРМАцийй (57) Изобретение относится к вычислительной технике и может быть использовано в многомашинных вычислитель„„SU„„1476482 А1 ных системах и локальных сетях обмена данными. Целью изобретения является повышение быстродействия за счет использования каждой иэ 3ВМ (любым активным абонементом ) любого свободного для обмена в данный момент времени регистра. Устройство для обмена информацией содержит М адресных и L информационных регистров I и 2 разрядностью M (М вЂ” число ЭВМ или активных абонентов), M входных блоков 3 по M+L пар элементов И, М выходных блоков 4 по L пар элементов И, 1.М элементов И 5 и 2М элементов И 6, M элементов ИЛИ 7, М элементов ИЛИНЕ 8 и M элементов задержки 9. 1 ил.

1476482

Изобретение относится к вычислительной технике и может быть использовано в многомашинных вычислительных системах и в локальных сетях об5 мена, данными.

Цель изобретения — повышение быстродействия устройства путем обеспечения возможности использования каждой из ЭВМ.любого свободного для Ip обмена в данный момент времени регистра.

На чертеже приведена блок-схема устройства.

Устройство для обмена информацией I5 содержит М адресных и L информационных регистров 1 и 2 разрядностью М (M — число ЭВМ или активных абонентов), M входных блоков 3 по M+L пар элементов И, M выходных блоков 4 по 20

L пар элементов И, 2М i элементов И

5 и 6, M элементов ИЛИ 7, M элементов ИЛИ-НЕ 8 и М элементов 9 задержки.

Все сдвигающие регистры устройст- 25 ва выполнены на RS-триггерах, образующих матрицу; при использовании

IK-триггеров схема отличается тем, что выход элемента И 7 должен быть подключен одновременно к входам j 30 и К, соответствующим входам R u S.

Сущность работы устройства состоит в том, что каждая i-я ЭВМ может записывать информацию в любой свободный

Разряд сдвиговых РегистРов, в кото- 35 рых непрерывно циркулирует записанная информация от младшего i-ro разряда в (i+I)-й, а из старшего М-ro в первый, причем при наличии "1" в i-м разряде

i-ro регистра 1 считывается информа- 40 ция i-й ЭВМ.

Функционирование осуществляется в результате поступления циклической последовательности двух синхроимпульсов: СИ 1 — запись информации от ЭВМ и считывание информации в ЭВМ; СИ 2— перепись информации из i-го разряда всех регистров в (i+I) а из M-ro разряда в первый.

Поскольку запись информации осуществляется только нри условии нахождения всех M триггеров данного разряда адресных регистров в состоянии

"0", то принципиально невозможно одновременное считывание и запись информации в любом из каналов устройства.

Устройство работает следующим образом.

В исходном состоянии триггеры регистров 1 адреса и .информационных регистров установлены в состояние

"0". На выходах элементов ИЛИ-НЕ 8 сформированы разрешающие потенциалы.

При подаче импульса на тактовый вход (СИ 1) ончерез открытые элементы И 5 подается на стробирующий вход блока

3 элементов И, осуществляя запись информации от каждой ЭВМ в соответствующие разряды регистров. Поступающие с первого входа тактовые импульсы (СИ 1),пройдя::элементы И 5 и

6, разрешающие или запрещающие запись и съем информации, осуществляют (или не осуществляют ) запись информации из i-й ЭВМ в любой свободный регистр ипи считывание, если в а-м разряде

i-го адресного регистра записан код

1, причем при считывании информации осуществляется обнуление триггера (триггера i-го разряда i-го адресного регистра) путем подачи сигнала с выхода элемента И 6 через элемент 9 задержки и элемент ИЛИ 7.

Формула из обретения

Устройство для обмена информацией, содержащее матрицу из M (M+L) триггеров, где М-число ЭВМ или активных абонентов, подключенных к устройству, L-число разрядов передаваемого информационного слова, M пар элементов

И и M выходных блоков по L элементов

И, причем выход К, i-ro триггера матрицы Ci=l,(M+L), K=I,(М-I)) соединен с информационным входом (К+1), i-го триггера матрицы, выход М, i-го триггера матрицы соединен с информационным входом 1, i-го триггера матрицы, выход д, 1-ro TpHrre MaTpH цы (j=l,М,1=М,(M+L)) соединен с первым входом К-го элемента И (K=I,L)

j-ro выходного блока элементов И, первый синхровход устройства соединен с первыми входами первого и второго элементов И 1-й пары элементов

И (j=l,M), второй вход первого элемента И j-й пары элементов И соединен с выходом i i-го триггера матрицы (i=1 М), выход первого элемента И

j-й пары элементов И соединен с вторыми входами элементов И j ãî выходного блока элементов И, о т л и— ч а ю щ е е с я тем, что, с целью повьш1ения быстродейсТвия обмена информацией за счет использования каж!

476482

Составитель А. Иван а

Техред M.Ходанич Корректор М. Самборская

Редактор Л. Пчолинская

Заказ 2 58/50 Тираж 669 Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-издательский комбинат "Патент", г.ужгород, ул. Гагарина,!01 дой из 3ВМ любой свободной в данный момент времени строки матрицы устройства, в него введены М элементов

ИЛИ-НЕ, М входных блоков по (M+L) элементов И, M элементов ИЛИ и М элементов задержки, причем в каждой из М строк матрицы выходы первых М триггеров строки подключены к входу элемента ИЛИ-НЕ строки матрицы, выход

j-го элемента ИЛИ-НЕ (j l,М) подключен к второму входу второго элемента

И 3-й пары элементов И, а выход второго элемента И j-й пары элементов И соединен с общим стробирующим входом

j-го входного блока элементов И, выход i-го элемента И j-ro входного блока (i j) соединен с входом уста. новки i, j-го триггера j-й строки мат рицы (i1 M+L j l,M) выход К ro элемента И 1-го входного блока (K 1) соединен с первым входом 1-го элемента ИЛИ (K I,М,1=1,M), а выход 1-го

;элемента ИЛИ соединен с входом уста новки l,l-го триггера матрицы (1 1,Ì), выход первого элемента И j-й пары, элементов И (j=l,М) соединен через

j-й элемент задержки с вторым входом

j-го элемента ИЛИ, второй синхровход устройства соединен с тактовыми входами всех триггеров матрицы.