Устройство для контроля блоков памяти

 

Изобретение относится к вычислительной технике ,в частности, к запоминающим устройствам. Целью изобретения является повышение достоверности контроля. Устройство содержит стробируемый генератор 1 тактовых импульсов, блок 2 ввода данных, блок 6 многократного опроса, первый триггер 7, элемент задержки 8, элементы И 9, 10, 15, генератор 11 случайных чисел, триггеры 12-14, элемент ИЛИ 16, счетчик 17 ошибок, регистр 20 адреса, регистр 21 данных, регистр 22 ошибок и блоки 23-25 сравнения. Достоверность контроля повышается за счет введения счетчика 17 ошибок и обеспечения многократного чтения (режима "долбления") любой обнаруженной дефектной ячейки контролируемой памяти, например микросхемы ПЗУ, по адресу, задаваемому в регистре 22. 1 ил., 1 табл.

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИН

2 А1 (19) (11) (5ц 4 G ll С 29/00

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТНРЫТИЯМ

ПРИ ГКНТ СССР

ОПИСАНИЕ ИЗОБРЕТЕНИЯ „„,> иаы

Н АВТОРСНОМУ СВИДЕТЕЛЬСТВУ (21) 4151869/24-24 (22) 25.11.86 (46) 23.05.89. Бюл. М 19 (72) Т.Г.Шмелева и В.Г,Крючков (53) 681.327(088.8) (56) Авторское свидетельство СССР

1!9 1256101, кл. О 11 С 29/00, 1985, Авторское свидетельство СССР

М 918975, кл. G 11 С 29/00, 1980. (54) УСТРОЙСТВО ДЛЯ КОНТРОЛЯ БЛОКОВ

ПАМЯТИ (57) Изобретение относится к вычислительной технике, в частности к запоминающим устройствам. Целью изобретения является повышение достоверности контроля. Устройство содержит стробируемый генератор 1 тактовых импульсов, блок 2 ввода данных, блок

6 многократного опроса, первый триггер 7, элемент задержки 8, элементы

И 9, 10, 15, генератор 11 случайных чисел, триггеры 12-14, элемент ИЛИ

16, счетчик 17 ошибок, регистр 20 адреса, регистр 21 данных, регистр 22 ошибок и блоки 23-25 сравнения. Достоверность контроля повышается за счет введения счетчика 17 ошибок и обеспечения многократного чтения (режима "долбления") любой обнаруженной дефектной ячейки контролируемой памяти, например микросхемы ПЗУ, по адресу, задаваемому в регистре

22. 1 ил., 1 табл.

1481862

50

Состояние триггеров

Режим

Триг- Триг- Триггер 12 rep 13 rep 14

Х Многократная запись

Х Однократная запись

Изобретение относится к вычислительной технике, в частности к запоминающим устройствам.

Целью изобретения является повы5 шение достоверности контроля.

На чертеже приведена структурная схема предложенного устройства.

Устройство содержит стробируемый генератор 1 тактовых импульсов, блок 10

2 ввода данных с тактовым входом 3, тактовым выходом 4 и информационными выходами 5 -5, блок & многократного опроса, первый триггер 7, эле- мент 8 задержки, первый 9 и второй 15

10 элементы И, генератор 11 случайных чисел, с второго по четвертый триггеры 12-14, третий элемент И 15, элемент ИЛИ 16 и счетчик 17 ошибок.

Контролируется блэк. 18 памяти. Уст- 20 ройство содержит также вход 19 пуска, регистр 20 адреса, регистр 21 данных, регистр 22 ошибок, с первого по третий блоки 23-25 сравнения.

Блок 2 ввода данных может быть . 25 выполнен, например, из наборного поля

26, элементов И 27 и 28 и элемента

ИЛИ 29, Стробируемый генератор 1 тактовых импульсов может. быть выполнен, З0 например, из генератора 30 импульсов и .элемента И 31.

Блок 6 многократного опроса состоит из элемента 32 задержки, элементов И 33-35 и триггера 36.

Устройство работает следующим об-: разом.

Контрольная информация для проверки блока 18 памяти находится в блоке 2. По команде пуск триггер 7 40 устанавливается в единичное, а счетчик 17 в нулевое состояния, Соответствующая .контрольная информация, набранная на наборном поле 26 блока, йод действием стробирующего импуль- 45 са из генератора 1 устанавливает генератор 11 и триггеры 12-14, Режимы проверки и соответствующие им состояния триггеров приведены в таблице.

Продолжение таблицы

М

Состояние триггеров

Режим

Ю

Триггер 14

Триг- .Триггер !2 гер 13

0

0 Просмотр памяти

0 . Многократное чтение

1 Останов по ошиб0

0 ке

Примечание: Х-любое выходное состояние триггера.

После начальной установки триггеров 12, 13 и 14 срабатывает по сигналу пуска элемент И 31, и импульсы с выхода генератора 1 поступают на вход контролируемого блока 18 памяти, вход 3 блока 2 и вход 4 генератора ll который начинает работать в циклическом режиме, выдавая коды чисел от 0 до Н „,(где N „ — максимальная емкость памяти блока 18).

Коды из генератора 11 в виде адреса поступают на адресный вход блока 18 и блок 23. При несовпадении кодов, записанных в регистре 20 и поступаюших из генератора 11, производится считывание информации с регенерацией из ячейки блока 18 с адресом, соот ветствующим коду на выходе генератора 11.

В момент совпадения кодов генератора 11 и регистра 20 появляется импульс на выходе блока 23, Далее работа устройства зависит от установ- ленного режима контроля (см, таблицу)

В режиме многократной записи импульс с выхода блЬка 23 через элемент

И 9 .поступает на вход разрешения записи блока 18 и запускает блок 6, импульсы с выхода которого запрещают работу генератора ll и запуск блока 2.импульсом с выхода блока 23, задержанным элементом 8 задержки.

Количество циклов записи в ячейку блока 18 определяется элементом 32 задержки.

В режиме однократной записи появляется импульс на выходе элемента

И 9 и содержимое регистра 21 записывается в ячейку памяти блока 18 с адресом, определяемым кодом в регистре 20, затем импульсом с выхода блока 23, задержанным элементом 8, за148186 пускается блок 2 и в регистры 20 и

21, а также в триггеры 12, 13 и 14 записывается новая информация.

В режиме просмотра памяти возмож5 ны два случая: многократное чтение дефектных ячеек памяти или однократное чтение этих ячеек блока 18. В первом случае в регистр 22 записывается единица. Далее осуществляется чтение ячеек памяти блока 18. В момент чтения дефектной ячейки появляется импульс на выходе элемента И 10, который записывается в счетчик 17 и поступает на вход блока 25. Импульсом с выхода блока 25 через элемент

ИЛИ 16 запускается блок 6. Количество циклов чтения дефектной ячейки определяется элементом 32 задержки, В случае однократного чтения в блок

25 сравнения необходимо записать число N „с+1. После просмотра всего . объема памяти блока 18 счетчик 17 содержит число, соответствующее количеству дефектных ячеек блока 18. 25

При автоматизированном определении дефектной ячейки в блоке 18 используется режим многократного чтения, В этом режиме при чтении из 30 дефектной ячейки блока 18 импульсом с выхода блока 23 запускается блок

6 ° Количество циклов чтения дефектной ячейки определяется элементом

32 задержки.

В режиме останова по ошибке при чтении дефектной ячейки блока 18,импульсом,с выхода элемента И 10 через элемент И 15 триггер 7 устанавливается в нулевое состояние, блокируя 40 запуск блока 2 и прохождение импульсов из генератора 1, При этом по состоянию выходов контролируемого блока 18, регистров 20 и 21 можно определить адрес дефектной ячейки, а 45 номера разрядов с неправильной информацией — по состоянию счетчика 17.

Для продолжения проверки необхо1 димо подать команду "Пуск", При сов50 падении информации регистра 21 и блока 18 импульс на выходе элемента

И 10 отсутствует, триггер 7 сохраняет единичное состояние на выходе, импульсом с выхода блока 23, задержанным элементом 8 задержки, запуска-, ется блок 2 и в регистры 20 и 21, а также в триггеры 12, 13 и 14 записывается новая информация. формулаизобретения

Устройство для контроля блоков памяти, содержащее стробируемыи генератор тактовых импульсов, генератор случайных чисел, регистр адреса, регистр данных, первый и второй блоки сравнения, блок многократного опроса, с первого ло третий триггеры, элемент задержки, первый и второй элементы И и блок ввода данных, информа-, ционные выходы которого подключены к информационным входам регистра адреса, регистра данных, установочному входу генератора случайных чисел и установочным входам второго и, третьего триггеров, тактовые входы которых соединены с тактовым выходом блока ввода данных, тактовый вход которого и тактовый вход блока многократного опроса подключены к .выходу стробируемого генератора тактовых импульсов, вход стробирования которого соединен с выходом первого триггера и первым входом блокировки блока ввода данных, вход запуска которого и вход установки в "1" первого триггера объединены и являются входом пуска-устройства, причем второй вход блокировки блока ввода данных соединен с выходом элемента задержки, вход которого подключен к выходу первого блока сравнения, управляющему входу второго блока сравнения, первым входам первого и второго элементов И и первому входу пуска блока многократного опроса, первый выход которого подключен к входу блокировки генератора случайных чисел, выход которого соединен с первым информационным входом первого блока сравнения, второй информационный вход. которого подключен к выходу регистра адреса, выход регистра данных соединен с первым информационным входом второго блока сравнения, второй информационный вход которого является информационным входом устройства, информационным выходом которого является выход регистра данных, единичный .выход второго триггера соединен с вторым входом первого элемента И, выход которого является входом разрешения записи устройства, тактовым выходом которого является выход стробируемого генератора тактовых импульсов„ выход генератора случайных чисел является адресным выходом устройства, выход второго блока сравнения подключен к!

4818

Составитель Т.Зайцева

Редактор И,Шмакова Техред А.Кравчук

Корректор О,Кравцова

Заказ 2699/55

Тираж 559

Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-иэдательский комбинат "Патент", г.ужгород, ул. Гагарина, 101

Э второму входу второго элемента И, третий вход которого соединен с нулевым выходом второго триггера, второй выход блока многократного опроса подключен к третьему входу блокировки блока ввода данных, о т л и ч аю щ е е с я тем, что, с целью .повышения достоверности контроля, в устройство введены счетчик ошибок, третий блок сравнения, регистр ошибок, четвертый триггер, элемент ИЛИ и третий элемент И, выход которого. соединен с входом установки в "0" ,первого триггера, причем выход четвер .1> того триггера подключен к первому входу третьего элемента И, второй вход которого соединен с выходом второго элемента И и счетным входом ,счетчика ошибок, установочный вход

62 6 и выход которого подключены соответственно к входу установки в "1" первого триггера и к первому информационному входу третьего блока сравнения, второй информационный вход и выход которого соединены .соответственно с выходом регистра ошибок и с первым входом элемента ИЛИ, второй вход и выход которого подключены соответственно к выходу третьего триггера и к второму входу пуска блока многократного опроса, тактовые входы четвертого триггера и регистра ошибок соединены с тактовым выходом блока ввода данных, информационные выходы которого подключены к установочным входам четвертого триггера и к информационным входам регистра ошибок,