Устройство для контроля цифровых узлов

 

Изобретение относится к цифровой вычислительной технике и может быть использовано для поиска неисправностей в блоках ЦВМ. Цель изобретения - повышение достоверности контроля. Устройство содержит блок управления 1, схемы сравнения 2, 5, счетчики 3, 19, элементы И 10, 11, 17, блок индикации 6, регистр 7, блок памяти 4, элементы задержки 8,9, элемент ИЛИ 12, элементы индикации 13, 14, переключатель 24, генератор тестов 23. Контролируется появление некоторого вектора состояния на выходах контролируемого устройства в определенные моменты времени. 1 ил.

СОЮЗ СОВКТСНИХ

СОЦИАЛИСТИЧЕСКИХ

РССГ)УЬЛИН

А1 (19) (И) (5))4 С 06 F 11 26

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ! ! ьь ц, ьфф

"ь ю

МВь еъ госуда ствянныЙ номитят

Ilo иэОБРетениям и ОткРытиям

ПРИ ГКНТ СССР (21) 4275885/24-24 (22) 27.05.87 (46) 30.05.89. Бюл. У 20 (72) ЕЛ. Кацнельсон и В.Н. Ярмолик (53) 681.3(088.8) (56) Авторское свидетельство СССР

У 1160416, кл. G 06 F 11/16, 1983.

Баран Е.Д. О достоверности контроля двоичных последовательностей методом счета состояний. — Автоматика и вычислительная техника, 1982, )(6, сь 66-70. (54) УСТРОЙСТВО ДЛЯ КОНТРОЛЯ ЦИФРОВЫХ

УЗЛОВ (57) Изобретение относится к цифровой вычислительной технике и может быть использовано для поиска неисправностей в блоках ЦВИ. Цель изобретения — повышение достоверности контроля. Устройство содержит блок управления 1, схемы сравнения 2, 5, счетчики 3, 19, элементы И 10, 17, блок индикации 6, регистр 7, блок памяти 4, элементы задержки 8, 9, элемент ИЛИ 12, элементы индикации

13, 14, иерекл)0чатель 24, генератор тестов 23. Контролируется появление некоторого вектора состояния на выходах контролируемого устройства в определенные моменты времени. 1 ил.

1483456

Изобретение относится к цифровой вычислительной технике и может быть использовано .для.поиска неисправно-;. стей в блоках ЦВМ.

Цель изобретения — повышение достоверности контроля за счет выявления замыкания входов контролируемого цифрового узла.

На чертеже представлена блок10 схема устройства.

Устройство содержит блок 1 управления, схему 2 сравнения, счетчик 3, блок 4 памяти, схему 5 сравнения, :блок 6 индикации, регистр 7 хранения .эталона, элементы 8, 9 задержки, эле" менты И 10, 11, элемент ИЛИ 12, элементы 13, 14 индикации.

Блок управления содержит триггер

15, одновибратор 16, элемент И 17,,генератор 18 тактовых импульсов, счетчик 19, элемент И 20.

Схема сравнения содержит r-входной элемент ИЛИ-НЕ 21 и сумматоры 22,, ° ... 22+r по модулю 2. Устройство также содержит генератор 23 тестов и переключатель 24 режимов работы.

Другая схема сравнения аналогична первой, .только на ее выходе вме) сто элемента ИЛИ-НЕ элемент ИЛИ.

В устройстве контролируется выбранный вектор на определенном месте, т.е. в конкретное время (такт), что значительно повышает, достоверность контроля.

Устройство работает в режиме под- готовки данных и в режиме контроля следующим образом.

При работе схемы в режиме подготовки данных для последующего контроля берут заведомо исправную схему.

Переключатель 24 находится в верхнем положении, как приведено на чертеже.

По приходу сигнала "Пуск" триггер

15 устанавливается в единичное состо- 45 яние и запускает одновибратор 16, который генерирует импульс сброса, переводящий счетчики 3 и 19 в исходное состояние. После окончания импульса сброса начинает работу генератор 18. Счетчик 19 на протяжении

N тактов, где N - 2 -1, — период Мпоследовательности; m - количество элементов памяти генератора псевдослучайной последовательности, на котором выполнен генератор тестов, раз55 решает работу последнего, с выходов которого на контролируемый узел Ito» даются тестовые последовательности.

Каждый раз при сравнении вектора, получаемого на выходах эталонного устройства, с вектором, хранящимся в регистре 7, на выходе первой схемы

2 сравнения будет единица, которая, проходя через элемент И 10, синхронизируемый через элемент 8 задержки, разрешает запись со счетчика 19 информации, определяющей номер такта, в блок 4 памяти по нулевому адресу, определяемому нулевым состоянием счетчика 3.

Значение единицы с выхода элемента И 10 через элемент 9 задержки поступает на суммирующий вход счетчика

3, значение которого определяет следующий адрес в блоке 4 памяти. Время задержки необходимо для записи информации по предыдущему адресу.

Когда счетчик 19 досчитает до величины 2 -1, то генератор 23 прекращает работу, так как единичное значение выхода элемента И 20 определяемое единицами на m выходах счетчика

19, проходит через элемент ИЛИ 12, сбрасывает триггер 15, нулевое значение которого прекращает работу генератора 18 и сбрасывает элемент 14 индикации.

По единице на (п+1)-м выходе счетчика 3 срабатывает элемент 13 индикации. о

Для работы в режиме контроля переключатель 24 устанавливается в нижнее положение и нажимается кнопка "Пуск".

Работа устройства в режиме контроля происходит аналогично работе в режиме подготовки данных. Исключение состоит в следующем.

При сравнении векторов на выходах

1 регистра 7 и контролируемого устройства единичный сигнал на выходе элемента И 10 разрешает чтение информации иэ блока 4 памяти по адресу, определяемому значением счетчика 3.

Считанная информация сравнивается на схеме 5 сравнения с информацией, поступающей в данный момент (такт) времени с выходов счетчика 19.

Контролируемый узел исправен, если произойдет сравнение инфориации, записанной по всем адресам блока 4, с информацией со счетчика 19, сработают элемент 13 индикации и элемент

14 индикации, сигнализирующий об окончании теста, и не будет индицироваться информация на блоке 6 индикации.

1483456 устройство для контроля цифровых 39 узлов, содержащее генератор тестов, блок управления, первую схему сравнения, счетчик, регистр хранения эталонного вектора, первый элемент

И и блок индикации, причем первая группа входов первой схемы сравнения является группой входов устройства для подключения к группе выходов контролируемого узла, вторая группа входов первой схемы сравнения соединена с группой выходов регистра хранения эталонного вектора, выход "РавНо" первой схемы сравнения соединен с первым входом первого элемента И, выходы генератора тестов являются выходами устройства для подключения к входам контролируемого цифрового узла, отличающееся тем, что, с целью повышения достоверности контроля за счет выявления замыкания входов контролируемого цифрового узла на шину "Питание" и "Земля", устройство дополнительно содержит блок памяти, два "элемента задержки, вторую схему сравнения, второй элемент И, переключатель режимов рабоЕсли информация по какому-либо адресу блока 4 памяти не сравнится с информацией по счетчику 19, то единичное значение с выхода схемы 5 сравнения сбросит в нуль триггер 15, т. е. прекратит дальнейший контроль и разрешит индикацию на блоке 6 индикации информации со счетчика 19, показывающей, на каком такте {в какой 10 момент времени) произошло несравнение, что облегчит диагностику.

Контролируемый узел также будет неисправен, если сработает элемент 14, индикации, сигнализирующий об окончании теста, но не будет индицироваться информация на блоке 6 индикации и не сработает элемент 13 индикации, т.е. количество контролируемых векторов появилось на выходе контролиру- 2р емого узла меньше, чем п раз, как в эталонном узле.

В регистре 7 всегда хранится некоторое постоянное число, выявляющее замыкание входов контролируемого 25 узла на шины питания или другие неисправности.

I формула изобретения ты устройства и два элемента индикации, а блок управления содержит гене- . ратор тактовых импульсов, счетчик, одновибратор, триггер и два элемента

И, причем выход первого элемента И соединен с подвижным контактом переключателя режимов работы устройства и через первый элемент задержки соединен со счетным входом счетчика, группа разрядных выходов которого соединена с группой адресных входов блока памяти, группа выходов которого соединена с первой группой входов второй схемы сравнения, вторая группа входов которой соединена с группой разрядных выходов счетчика блока управления, с группой информационных входов блока памяти, с группой информационных входов блока индикации и с группой входов первого элемента

И блока управления, выход которого соединен с первым входом элемента ИЛИ, выход которого соединен с входом сброса триггера и с входом первого элемента индикации, выход "Неравно" второй схемы сравнения соединен с первым входом второго элемента И, второй вход которого соединен с первым неподвижным контактом переключателя режимов работы и с входом чтения блока памяти, вход записи которого соединен с вторым неподвижным контактом переключателя режимов работы, выход второго элемента И соединен с входом разрешения блока индикации и вторым входом элемента ИЛИ, выход триггера соединен с первым входом второго элемента И блока управления и с входом одновибратора, прямой выход которого соединен с входами сбросов счетчика и счетчика блока управления, инверсный выход одновибратора соединен с вторым входом второго элемента

И блока управления, выход которого соединен с входом пуска генератора тактовых импульсов, выход которого соединен со счетным входом счетчика блока управления, с синхровходом генератора тестов и через второй элемент задержки — с вторым входом первого элемента И, (n+1)-й выход счетчика соединен с входом второго элемента индикации, а вход пуска устройства соединен с входом пуска триггера.