Кусочно-линейный интерполятор
Изобретение относится к автоматике и вычислительной технике. Цель изобретения - упрощение интерполятора за счет сокращения объема блока памяти. Кусочно-линейный интерполятор содержит ключ 1, два счетчика 2 и 3, блок памяти 4 узловых значений функции, линейный преобразователь 5 код - вероятность, блок 6 синхронизации, делитель частоты 7, генератор импульсов 8, переключатель 9, триггер 10 и два формирователя 11 и 12 коротких импульсов. Устройство выполняет интерполяцию не только по аргументу функции, но и по ее значениям, т.е. истинные значения функции вычисляются на основе осреднения значений функции по ряду узлов интерполяции, что позволяет уменьшить разрядность представления функции в блоке памяти и тем самым уменьшить его объем. 4 ил.
СОЮЗ СОВЕТСКИХ.
СОЦИАЛИСТИ4ЕСКИХ
РЕСПУБЛИК (51) 4 G 06 G 7/30
ОПИСАНИЕ ИЗОБРЕТЕНИЯ
М АВТОРСКОМУ СВИДЕТЕЛЬСТВУ
ГОСУДАРСТВЕННЫЙ НОМИТЕТ
ПО ИЗОБРЕТЕНИЯМ И ОТНРЫТИЯМ
ПРИ ГКНТ СССР
1 (21) 4266175/24-24, (22) 22.06.87 -(46) 30.05.89. Бюл, № 20 (71) Омский политехнический институт (72) В.П.Багаев и А.В.Косых (53) 681.335(088,8) (56) Федоров Р.Ф. и др. Стохастические преобразователи информации. Л.:
Машиностроение, 1978, с. 171-173.
Авторское .свидетельство СССР № 1206820, кл. С 06 G 7/30, 1984. (54) КУСОЧНО-JIHHEAHLIA ИНТЕРПОЛЯТОР (57) Изобретение относится к автоматике и вычислительной технике. Цель изобретения — упрощение интерполятора за счет сокращения объема блока
„,SU„„1483466 A 1
2 памяти. Кусочно-линейный интерполятор содержит ключ 1, два счетчика 2 и 3, блок памяти 4 узловых значений
:функции, линейный преобразователь 5 код — вероятность, блок 6 синхронизации, делитель частоты 7, генератор импульсов 8, переключатель 9, триггер 10 и два формирователя 11 и
12 коротких импульсов.. Устройство выполняет интерполяцию не только по ар-, гументу функции, но и по ее значениям, т,е. истинные значения функции вычисляются на основе осреднения значений функции по ряду узлов интерполяции, что позволяет уменьшить разрядность представления функции в блоке памяти и тем самым уменьшить его объем. 4 ил.
1483466
Счетчик 2 определяет номер текущего узла. Код узла переписывается в счетчик 3, к которому последоваьс тельно 2 -1 раз прибавляется по единице. При этом из ПЗУ 4 последовательно извлекаются значения функции (с ограниченной точностью) в текущем и следующих за ним узлах интерполяции.
Значения этих кодов усредняются в
ЛПКВ 5 с целью получения истинного более точного значения функции (в частности, как указывалось, для этой цели может быть использован ФНЧ), Такая же процедура производится ,ля получения значения в других ysла. Для того, чтобы была возможность
М уточнить значение в последних 2 -1 рабочих узлах, необходимо в ПЗУ 4
m-F хранить 2 -1 дополнительных корректирующих кода. Коды У, записываемые в ПЗУ 4, определяются из решения системы
+ И++ ° +W + N-1)2 е Z )
-е ñ где 2; — требуемые значения функции в i-м узле.
Таким образом, путем усреднения потока кодов на выходе ПЗУ 4 во времени производится уточнение узловых значений.
Из-за некоррелированности сигналов на входах блока 6 синхронизации при неизменных средних параметрах входного потока в счетчик 2 за время К /f»„ áóäåò поступать либо L либо Ь+1 импульсов (для различных входных частот значение L разное), причем вероятность прихода Ь или
L+1 импульсов определяется дробной частью отношения
В результате с определенной вероятностью будет производиться обращение к кодам i-го или (i+1)-го узла (в общем случае i=L (mod 2 ). Математическое ожидание выходного сигнала определяется по интерполяционной формуле Лагранжа в виде
1 .В силу ограниченной разрядности узловые значения функции Е . могут фр
l быть написаны в ПЗУ 4 только с некоторой ошибкой округления.
При интерполировании гладких функций возможно осуществить такую предварительную коррекцию записанных в
ПЗУ 4 узловых .кодов, чтобьг в результате усреднения нескольких кодов соседних узлов в каждом узле получалось бы более точное значение.
Изобретение относится к области автоматики и вычислительной техники и может использоваться для линейного преобразования информации, Целью изобретения является упрощение интерполятора за счет сокращения объема блока памяти.
На фиг.1 дана блок-схема кусочнолинейного интерполятора; на фиг.2 — 10 схема блока синхронизации; на фиг.3 и 4 — временные диаграммы, поясняющие работу интерполятора.
Интерполятор (фиг.1) содержит ключ 1, первый и второй счетчики 2 и 3, блок 4 памяти (ПЗУ) узловых значений функции, линейный преобразователь 5 "код-вероятность" (ЛПКВ), блок 6 синхронизации, делитель У частоты, генератор 8 имп итьсов, переклю- 20 чатель 9, триггер 10 и два формирователя 11 и 12 коротких импульсов (ФКИ).
Блок 6 синхронизации (фиг.2) выполнен на трех триггерах и элементе ИЛИ.
В качестве ЛПКВ 5 в частном слу- 25 чае могут быть испопьзованы последо- вательно соединенные ЦАП и ФНЧ.При этом вероятность представляется в виде среднего уровня напряжения. Счетчик 3 должен изменять свое состоя- ЗO ние по спаду сигнала на входе С, Разрядности блоков выбираются из следующих. соображений. Если количество требуемых, участков интерполяции равно N,,то разрядность и счетчика 2 определяется как
op N, при N = 0 (mod 2")
1 + en (1одеЩ при NNO (mod 2 ) .
Если узловые точки выходной информации должны быть представлены с относительной точностью 2, а в интерполяторе используется ПЗУ 4 с выходной разрядностью 1(1 ш), то коэф фициент вселения делителя частоты 7
К= 2
9 (W„+ W<+ ...+Ус )/2 =Е, 2 3 1
°
Ев„„= Z3P(1) + Z ч,Р.осi) где Е,, P(i)
7, . Р, ; соответственно эна .чения i-го и (i+1) -го узла ин5 14834 терполируемой функции и вероятности их поянления, Устройство работает следующим об5 разом.
Счетчик 2 подсчитывает количество импульсов, поступивших на его счетный вход через ключ 1. В некоторый момент времени блок 6 синхронизации вырабатывает три управляющих сигнала, один из которых закрывает ключ 1, второй — устанавливает счетчик 3 в состояние, соответствующее состоянию счетчика 2, а третий затем обнуляет счетчик 2. После прекращения действия первого управляющего сигнала процесс счета импульсов счетчиком 2 повторяется. Периодичность данного процесса определяется периодом выходного 2О сигнала генератора 8 импульсов Т „, умноженным в К у раз, где K y — коэффициент деления делителя 7 частоты.
Для нормальной работы устройства необходима такая последовательность операций. Счетчик 2 определяет номер текущего узла интерполяции (этот процесс осуществляется путем счета импульсов, поступающих с входа,и рассмотрен выше). Из ПЗУ 4 выбирается код функции, соответствующий текущему узлу, состояние счетчика 3, определяющее адрес выбираемого из ПЗУ 4 кода, периодически через интервал времени Т„ увеличивается на 1 (это
35 осуществляется путем подачи на вход С счетчика импульсов с выхода генератора 8) 2 -1 раз подряд, Синхронно с изменением состояния счетчика 3 изменяется код на выходе ПЗУ 4.
Таким образом, в течение одного
In- ( периода счета счетчика 2 2 раз через равные интервалы времени из
ПЗУ 4 извлекаются коды нескольких значений функции в соседних узлах. 45
Указанная последовательность операций осуществляется при помощи блоков
7...12 устройства. Блок 6 синхронизации, а также счетчик 3 срабатывают по заднему фронту импульсов, поступающих с выхода переключателя 9. Переключатель 9 осуществляет перераспределение импульсов, поступающих на его вход: орин импульс (перный после прихода сигнала с выхода делителя 7
55 через ФКИ 12 на вход триггера 10) проходит на блок синхронизации и при этом формируются управляющие сигналы на выходах блока б синхронизации в бб 6 соответствии с фиг.4, а остальные tn- t
2 -1 импульсон — на вход счетчика 3.
Для нормальной работы триггера 10 на его входы должны поступать короткие импульсы, формируемые ФКИ 11 и 12.
Если делитель 7 формирует на выходе такие импульсы сам, то необходимость в ФКИ 11 может отпасть, Блок 6 синхронизации работает следующим образом, Появление заднего фронта импульса на входе С триггера Т, блока 6 синхронизации (вх.2) устанавливает единичный уровень на
его выходе. Передние фронты импульсов, поступающих на вх. 1, продвигают эту единицу до тех пор, пока ее появление на выходе Т 2 не обнулит триггер Т „, С учетом логического элемента ИЛИ формируется последовательность, изображенная на фиг.4.
Формула из обретения
Кусочно-линейный интерполятор, содержащий ключ, сигнальный вход которого является входом интерполятора и соединен с тактирующим входом блока синхронизации, подключенного первым . выходом к упранляющему входу ключа, а вторым выходом — к входу обнуления первого счетчика, счетный вход которого соединен с выходом ключа, гене ратор импульсов и блок памяти узловых значений функции, подключенный выходом к входу линейного преобразователя кодвероятность, выход которого является выходом интерполятора, о т л и ч а юшийся тем, что, с целью упрощения интерполятора за счет сокращения объема блока памяти, в него введены делитель частоты, триггер, два формирователя коротких импульсов, переключатель и второй счетчик, соединенный выходом с адресным входом блока памяти узловых значений функций, установочным входом — с выходом первого счетчика, входом разрешения установки кода — с третьим выходом блока синхронизации, а счетным входом — с первым выходом переключателя, подключенного вторым выходом к входу задания интервала преобразования блока синхронизации, управляющим входом — к выходу триггера, а сигнальным входом — к выходу генератора импульсов и входу первого формирователя коротких импульсов, соединенного выходом с входом обнуления триггера и
1483466 входом делителя частоты, выход которого через второй формирователь коI ротких импульсов соединен с входом установки в "1" триггера.
Вх.2
ВхЛ д 8 У г З y y e z В г з фця. 8
Составитель С.Казинов
Редактор О.Спесивых Техред Л.Сердюкова Корректор С.Иекмар
Заказ 2835/47
Тираж 668
Подписное
ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР
113035, Москва, Я-35, Раушская наб., д. 4/5
Производственно-издательский комбинат "Патент", r. Ужгород, ул. Гагарина, 101
