Многоканальное устройство для восстановления непрерывных функций по дискретным отсчетам

 

Изобретение относится к вычислительной технике и может быть использовано в системах автоматического управления. Цель изобретения - снижение аппаратурных затрат на один канал. Устройство содержит блок вычитания 1, блок управления 2, блок памяти 3, накапливающий сумматор 4, суммирующий блок 5, цифроаналоговые преобразователи интерполирования 6(у и экстраполяции 7,-7. Устройство осуществляет обработку многоканального сигнала в режиме разделения времени, который обеспечивается блоком управления. В каждом канале устройства осуществляется кусочно-линейное восстановление сигнала по дискретным отсчетам, поступающим на информационный вход. 4 ил. § (Л

СОЮЗ COBETCHHX

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИК (51)4 С 06 С 7/30

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К ABTOPCHOMY СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 4180809/24-24 (22) 15. 01. 87, (46) 15.08.88. Бюл. Ф 30 (71 ) Рязанский радиотехнический институт (72) В.Е.Борзых и В.P.Ëû÷àãèí (53) 681.3 (088.8) (56) Авторское свидетельство СССР

У 883925, кл. G 06 G 7/30, 1980.

Авторское свидетельство СССР

9 1124338, кл. С 06 G 7/30, 1983. (54) МНОГОКАНАЛЬНОЕ УСТРОЙСТВО ДЛЯ

ВОССТАНОВЛЕНИЯ НЕПРЕРЫВНЫХ ФУНКЦИЙ

ПО ДИСКРЕТНЫМ ОТСЧЕТАМ (57) Изобретение относится к вычислительной технике и может быть ис„„SU„„1416973 А I поль зов ано в системах ав том атиче ского управленйя. Цель изобретения— снижение аппаратурных затрат на один канал. Устройство содержит блок вычитания 1, блок управления 2, блок памяти 3, накапливающий сумматор 4, суммирующий блок 5, цифроаналоговые преобразователи интерполирования 6,—

6 и экстраполяции 7, -7 . Устройство осуществляет обработку многоканального сигнала в режиме разделения времени, который обеспечивается блоком управления. В каждом канале устройства осуществляется кусочно-линейное восстановление сигнала по дискретным отсчетам, поступающим на информационный вход. 4 ил. 6

1416973

Изобретение относится к вычислительной технике и может быть использовано в системах автоматического управления.

Цель изобретения — снижение аппа,ратурных затрат на один канал.

На фиг.1 приведена схема устройства; на фиг.2 — схема блока управле ния на фиг.3 и 4 — временные диаграммы, поясняющие работу устройства.

Устройство содержит блок 1 вычитания, блок 2 управления, блок памяти

3, накапливающий сумматор 4, суммирующий блок 5, цифроаналоговые преоб- 15 разователи (ЦАП) 6„-6 интерполирования, ЦАП 71-7„ экстраполяции, адресный выход 8 блока управления, управляющие выходы 9-12 блока управления, группу управляющих выходов 13 -13< 20 блока управления, информационный вход

14 накапливающего сумматора, адресный вход 15, вход 16 записи, вход 17 стробирования адреса, вход 18 перезаписи кодов, первая 19, вторая 20 и третья 25

21 группы разрядных выходов, информа ционный вход 22 устройства, вход 23 тактовых импульсов, вход 24 синхронизации, выходы 25 каналов интерполирования и выходы 26 каналов экстраполяции.

Блок 2 управления образуют элемент ИЛИ 27, первый 28 и второй ?9 формирователи адреса, формирователь

30 импульсов, коммутатор 31 кодов и распределитель 32 импульсов.

Устройство работает следующим образом.

Ординаты восстанавливаемых функций закодированы L-разрядными параллельными кодами, которые подаются на информационный вход устройства в соответствующие канальные интервалы. Ординаты, соответствующие положительным значениям функций, представлены в прямом коде, а ординаты, соответст- 5 вующие отрицательным значениям — в дополнительном коде.

Блок 1 вычитания предназначен для получения кодов разностей между кодами, поступающими на входную информационную шину, и кодами, поступающими с выхода 19 накапливающего сумматора 4 на второй вход блока вычитания. Блок 3 памяти хранит коды разностей, полученных в блоке вычитания 55 в ячейках с адресом соответствующего канала. Блок управления обеспечивает синхронную работу устройства при

2 помощи импульсов тактовой частоты, поподаваемых на вход 23, и импульсов кадровой синхронизации, подаваемых на вход 24. Первый формирователь 28 адреса вырабатывает адреса ячеек памяти блоков 3 и 4, участвующих в процессе накопления кодов ординат восстанавливаемых функций по различным каналам. Второй формирователь 29 адреса вырабатывает адреса каналов для считывания опорных кодов ординат из накапливающего сумматора 4 и записи кодов разностей ординат, полученных в блоке 1, в блок 3 памяти. В общем случае эти адресные формирователи представляют собой двоичные счетчики с тактирующим входом и возможностью установки в "0". Формирователь 30 импульсов вырабатывает импульсы, соответствующие моменту окончания обработки кода текущей ординаты М-ro канала и может представлять собой дешифратор со. схемой формирования короткого импульса. Элемент ИЛИ 27 предназначен для объе— динения импульсов кадровой синхронизации и импульсов конца обработки

N-го канала для обнуления формирователя 28. Распределитель 32 импульсов вырабатывает следующие управляющие импульсы: импульсы СИ1 для записи кодов разностей ординат в блок

3 памяти (выход 9), импульсы СИ2 для записи текущих значений кодов ординат в накапливающем сумматоре 4 (выход 10), импульсы СИЗ для стробиро,вания адреса в блоке 3 памяти и накапливающем сумматоре 4 (выход 11), импульсы СИ4 для перезаписи текущих значений. кодов ординат в накапливающем сумматоре (выход 12), синхронизирующие импульсы СК; (i=1,N) для записи кодов текущих значений ординат в ЦАП трактов измерения и управления (выходы 13). Он может быть реализован. на двоичном счетчике с тактирующим входом и возможностью установки в "0" и на дешифраторах. Коммутатор 31 подключает адресные, выходы первого или второго адресного формирователя к выходу 8 блока управления. Накапливающий сумматор предназначен для получения те- кущих значений кодов ординат на интервале аппроксимации. Блоки накапливающего сумматора содержат в общем случае L+M разрядов, где M — число дополнительных разрядов, определяе14169

45 мое допустимой погрешностью аппроксимации отрезков прямых линий ступенчато-ломаной кривой. Обычно М опм ределяется из уравнения 2 =К, где

К вЂ” число тактов суммирования на интервале аппроксимации. Информационный вход 14 содержит L разрядов, соединенных с L младшими разрядными входами (Ь+М)-разрядного сумматора. При таком соединении происходит деление кода разности на 2 .

В блоке 1 вычитания вырабатывается разность между входными кодами ординат и кодами с первой группы разрядных выходов накапливающего сумматора 4. Код разности записывается по адресу, задаваемому блоком управления, в блоке 3 памяти. Из блока памяти.код разности считывается и подает- 20 ся на первый вход суммирующего блока

5 и на вход накапливающего сумматора, где получают текущие значения кодов ординат. На второй группе разрядных выходов накапливающего сумматора 4 формируются коды, соответствующие значениям функций, восстановленных методом ступенчато-линейной интерполяции. Эти коды переписываются с помощью импульсов записи в соответсч- З1 вующие цифро-аналоговые преобразователи 6.

В блоке 5 осуществляется суммирование кодов, формируемых на третьей группе разрядных выходов блока 4 и кодов, значения которых соответству35 ют первым разностям интерполируемых функций, поступающих с блока 3. На его выходе формируются коды, соответствующие значениям функций, восстановленных методом ступенчато-линейной экстраполяции. Эти коды переписываются в соответствующие ЦАП 7, где они преобразуются в аналоговые сигналы.

Рассмотрим принцип работы блока управления при числе каналов N = 2 и количестве тактов суммирования на интервале аппроксимации К = 8. При

N = 2 адресный выход трансформируется в односигнальную линию. В моменты

Со происходит установка блока 2 управления импульсом кадровой синхронизации (фиг.Зб) в исходное состояние., В моменты t при совпадении импульсов СИ4 и СИЗ происходит пере55 запись кодов из соответствующих ячеек блока памяти накапливающего сумматора 4в его буферный регистр. В мо 73

4 мент tpz npH наличии импульсов СИЗ на выходе блока 1 вычитания образуются. коды разностей, а на выходах сумматора, в накапливающем сумматоре и на выходах суммирующего блока— коды текущих значений ординат.

Пусть L =Ь =Ь =L=8 M=3. В этом 1 2 3 случае накапливающий сумматор содержит 11 двоичных разрядов. Сигналы с выхода блока памяти 3 подаются на входы восьми младших разрядов накапливающего сумматора. Три группы выходов накапливающего сумматора объединяются в одну группу выходов (это справедливо только в рассматриваемом случае), снимаемых с восьми старших разрядов.

В исходном состоянии накапливающий сумматор 4 и блок 3 памяти обнулены, поэтому по цепи обратной связи в течение первого периода опроса по адресам всех ячеек на второй вход блока 1 вычитания поступают коды,равные нулю, а на первый — код, равный восьми условным единицам 00001000.

После того, как на входную информационную шину поступает параллельный код первого канала, соответствующий одиночному отсчету, амплитуда которого равна, например, восьми условным единицам, а на первый управляющий вход блока памяти 3 поступает импульс СИ1 .(в момент t ), в ячейке с адресом первого канала записывается код разности 00001000. Это значение кода разности по первому каналу сохраняется в блоке памяти до момента t поступления. следующего значения входного кода по первому каналу и получения нового значения кода разности. В момент „поступления импульса СИ2 на первый управляющий:. вход накапливающего сумматора в ячейке с адресом первого канала записывается код 00000001. Таким образом, в сумматоре 4 происходит деление значения полученной разности на 8 (в общем случае на 2 ). .Это объясняется м тем, что входные сигналы подаются на

8 младших разрядов, а выходные сигналы снимаются с восьми старших раз" рядов накапливающего сумматора. С поступлением следующих импульсов СИ2 ° совпадающих с СК1 (в моменты t „, „), значение кода на выходе накапливающего сумматора по этому адресу возрастает по линейному закону, причем в момент tqq значение кода дос5 . 1416973 6, тигает максимального значения, соот- нованию равна 2Т, где Т вЂ” период опветствующего восьми единицам. Значе- роса каналов ° Высота треугольников ния кодов с выхода накапливающего пропорциональна значению входных ко«счмматора импульсами СК1 записыва- дов устройства. Следовательно, при ются в первый ЦАП 6,, в котором про- периодическом поступлении на вход исходит прео разование пос кодов канальных дискретных отсчетов тельности кодов в возрастающий сту- на выходах 25 устройства сигналы пенчато-линейный аналоговый сигнал восстанавливаются методом стуиенча(фиг. 4 е) . Так происходит формиро-. 1О то-линейной интерполяции. вание первого участка импульсной пе- Рассмотрим формирование сигнала реходной функции устройства по перво- на выходах 26 устройства. му каналу измерительного тракта. В На выходе суммирующего бло его блока 5 момент t, на первый вход блока 1 образуются коды текущих значений вычитания по первому каналу с инфор- 15 с, полученных из значении кодов мационной шины поступает код, равный разностей, снимаемых с выходов блока нулю, а на второй — код, соответст- 3 памяти и накапливающего сумматора вующий восьми единицам, следователь- 4. На отрезке (С«, ) для первого но, импульсом СИ1 в ячейку блока 3 канала эта сумма изменяется от 8 до памяти с адресом первого канала за- 2п 16, а на отрезке (t», >,:) д

:) от О до писывается новое значение кода раз- -8. Для второго канала эта сумма изиости равное (-8) единицам. Полу- меняется от 8 до 16 на отрезке (й, У ченное значение кода разности сохра- ), а от О до -8 на отрезке (й няется до момента . В момент, t<<). На выходах 26 формируются имсодержимое накаплина«ощего сумматора 25 пульсные переходные функции первого по адресу первого канала уменьшается (фиг.4 3) и второго (фиг.4 к) кана-. на 1 единицу, в момент t — на 2 лов. Анализ показывает, что эти функединицы и т.д. В момент t „èàêàï- ции получены методом ступенчатой апливающий сумматор по адресу первого проксимации функций линейного экстраканала обнуляется. Уменьшающиеся по 30 полятора. линейному закону значения кодов пре- Таким образом, устройство осущеобразуются в ЦАП 6 в уменьшающийся ствляет независимую обработку сигна1 по амплитуде ступенчато-линейный ана- лов по N каналам с выдачеи интерпологовый сигнал. Так формируется вто- лированных и экстраполированных знарой участок импульсной переходной

35 чений. функции устройства по первому каналу

I ° интерполирования. Формула изобретения

В момент t на двух входах блока

50 вычитания значения кодов равны нулю, Многоканальное устроиство для воспоэтому в блок памяти по адресу пер- 4 становления непрерывных функции по вого канала записывается нулевое зна- дискретным отсчетам, содержащее перчение разности. Следовательно, по вый цифроаналоговый преобразователь первому каналу вся схема возвращает- интерполирования, первый цифроанало ся в исходное состояние. говый преобразователь экстраполяции, Импульсная переходная функция по накапливающий сумматор, блок памяти, 45 второму каналу тракта измерения фор- . суммирующий блок и блок вычитания, мируется аналогично. Разница заклю- первый вход которого соединен с входчается в том, что момент начала фор- ной информационной шиной устройства, мирования совпадает с точкой t q, а а выход соединен с информационным мо «ент окончания — с точкой t . Про- входом блока памяти, выход которого.

«»

6l 50 цесс формирования синхронизируется соединен с первым входом суммируюпоследовательностью СК2. щего блока и информационным входом

Таким образом, на выходах 25 уст- накапливающего сумматора, первая, ройства формируются импульсные пере- вторая и третья группы разрядных ходные функции имеющие вид равнобед- выходов которого соединены соответФ

5r ренных треугольников, стороны кото- ственно с вторым входом блока вычирых образованы методом ступенчатой тания, информационным .входом первого аппроксимации отрезков прямых. Дли- цифроаналогового преобразователя интельность этих треугольников по ос- терполирования и вторым входом сум7 14 мирующего блока, выход которого соединен с информационным входом первого цифроаналогового преобразователя экстраполяции, выходы первых цифроаналоговых преобразователей интерполирования и экстраполяции являются первыми выходами соответственно интерполирования и экстраполяции устройства, о т л и ч а ю щ е е с я тем, что, с целью снижения аппаратурных затрат на один канал, оно содержит с второго по N-й цифроаналоговые преобразователи интерполирования, с второго по N-й цифроаналоговые преобразователи экстраполяции и блок управления, содержащий элемент ИЛИ, первый и второй формирователи адреса, распределитель импульсов, формирователь импульсов и коммутатор кодов, при этом выход коммутатора кодов соединен с адресными входами блока памяти и накапливающего сумматора, информационные, входы цифроаналоговых преобразователей интерполирования с второго по N-й соединены с второй группой разрядных выходов накапливающего сумматора, выход суммирующего блока соединен с информационными входами цифроаналоговых преобразователей экстраполяции с второго по N-й, вход тактовых импульсов устройства соединен с такто1б973 8 выми входами первого и второго формирователей адреса и распределителя импульсов, вход синхронизации устройства соединен с первым входом эле5 мента ИЛИ и входами установки в исходное состояние распределителя импульсов и второго формирователя адреса, выход элемента ИЛИ соединен с входом установки в исходное состояние первого формирователя адреса, выход которого соединен с первым информационным входом коммутатора и через формирователь импульсов — с вторым входом элемента ИЛИ, выход второго формирователя адреса соединен с вторым информационным входом коммутатора кодов, управляющий вход которого соединен с.первым выходом распределителя импульсов, второй выход которого соединен с входом записи блока памяти, третий выход — с входом записи накапливающего сумматора, четвертый выход — с входами

25 стробирования адреса блока памяти и накапливающего сумматора, пятый выход — с входом перезаписи кодов накапливающего сумматора, каждый i-й выход группы из N выходов распределителя импульсов соединен с входами записи i-х цифро ан ало говых преобразователей интерполирования и экстраполяции.

3416973 1416973

1 ас0 наив ион

rr нал иона иа на т

Составитель Г.Осипов

Редактор Л.Пчолинская Техред Л. Олийнык Корректор В. Романенко

Заказ 4065/46

Тираж 704

Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4