Преобразователь уровня для усилителя считывания

 

Изобретение относится к вычислительной технике и может быть использовано при создании полупроводниковых интегральных схем. Цель изобретения - повышение быстродействия. Преобразователь уровня содержит пять элементов 1-5 задания режима на резисторах, два токозадающих элемента 6,7 на транзисторах, два усилительных элемента 8,9 на транзисторах, два нагрузочных элемента 10,11 на двухэмиттерных транзисторах. Поставленная цель достигается за счет добавления входного ЭСЛ - логического каскада. 1 ил.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИН (19) (11) А1 (5)) 4 (11 (7/00

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

)7èï

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТНРЫТИЯМ

ПРИ П.(КТ СССР (21) 435178?/24-24 (?) 24,11.87 (46) 07.07.89, Вюл. )) 25 (72) )"1 ° 0.8отвиник, I ) Г!.Сахаров и A. (,. IIÎËÐËb (53) 681. 327, б (088.8) (56) Авторское свидетельство СССР

)(" 1244716 кл. (11 С 7/00, 1986.

Авторс кое с видетельство СССР

Ь 1280450, кл. (11 С 7/00, 1986. ! 54) Ilf f 0hÐÀ30Ð)AÒÅËI| УРОВНЯ ЛИЯ . СНЛ)11 ВЛЯ СЧИТЫВАНИЯ (57) II. )бретенис Отнпс))TrR к вычи<— лительной технике и может бь)ть ис— пОль эОва но при с Оздании J)ol)vtlpoBojl, никовых интегральньгх схем. Пель и..«. бретения — поньппение быстр дейс твия. Нрепбраэователь уровня содержит пять элемс нтов 1-5 задания режима на резисторах, два токоэадаюп)их алев мента 6,7 на транзисторах, два усилительных элемента 8,9 на транэистсрах, I(RR нагру с чных элемента 10, 11 на двухэмиттерных транзисторах.

Г)остав.)енная цель достигается .эа счет добанления входного ЭСЛ- )Огическо)o каскада. 1 ил °

1492381 высоким.

При смен<> входных сигналов с "1" на входе 12 «а "0" и с "0" на входе

13 на "1" ир< оГраз >BaTPJIb переключа50 ется В первоначальное состояние.

При этом В гвяэи < Включением резистора ? через перкрестную гвязь к первому эмиTTåp; двухэмиттpрного трлнэистора 10, напряжение на выходе

14, во-первых, сложится с логичесКИМ ПЕрЕИя;1»>М Ня ВХОцяХ (ПОЭтОМу уменьшаютгя ис>стояиные времен иере55

1!зобрс тгни(<>т>IОгитгя к Вьв<11г. 111— тельной и ехникс и может Г>ыть игл< ль. зовяно при г< здании полупроводниковых интегральных <.õ< FI.

1,ель изобре теин<я — повьинение быгтродействия преобразователя уровня.

11а чертеже представлена принципиальная <õ< ìà предлагаемого преобрязовате <я уровня для усилителя 10 считывания, ПреоГ>ря1овятель уровня содержит пять элементов запания режима на резигторах 1-5, цва токозадяющих элемента на транзисторах 6 и 7,два усилите IF,aèõ элемента на транзиГTo рах 8 и 9, два нагрузочных элемента .на двухэмиттерных транзисторах 10 и 11, информационны< входы пре< бразс в<1 теля уровня 12 и 13, и>1формаци<>FIIIF1e выходы 14 и 15, шина 16 пита— ния, нп1ня 17 нулевого потенциала.

Предлагаемый преобразователь ра ботает следующим образом.

Когда на вход» 12 уровень входно1» 11 го сигнала равен логической 1, а ня вход< 13 — "0", ток, идущий из шины 16 питания, в обоих плечах, ир<.образовятеля определяется током источника оис рно1 о напряжения на

30 транзисторах 10, 6, 8 и резисторе

1, 8 >том г.пу«я< транзистор 7 выключен, что привс>цит к тому, что напряжение на базе тр<шзистора 8 задает аналоги«ьп III ток В цепи транaHcторя 9. Так кяк нагрузка в коллекторах транзистор<>в 8 и 9 одинакова, это приводит к гсму, чзо ня нагрузочном резисторе 4 aI<>Tcя напряжение, аналогичное наиряженик> на резисторе

1, поэтому напряжение на базе тран- 40 зистора 7 м<ньше, он будет выключен, а на базе трянзигтnpa 6 больше, он будет Включен и через него поте <ет ток, опреде:1ясмый резистором 5, вследствие «

14. будет низким, я ня входе 15 заряда выходных парязитных емкостей резистора коллектор-база и коллекторподложка), во-вторых, процесс переэаряда начинается раньше, не дожидаясь переключения ключевых и усилительных транзисторов, что сушественно повысит быстродействие схемы.

Дополнительное повышение быстродействия происходит за счет того, что в этом случае меньше номинал резисторов 3 и 2, а также их паразитная емкость, что уменьшает постоянные времен при переключении.

Таким образом, добавление входного ЭСЛ-логического каскада к выходному перепаду с помощью перекрестных связей позволяет увеличить Г>ыстродействие преобразования в выходный уровень, привязанный к шине нулевого потенциала.

Ф о р м у л а и з о б р е т е н и я

Преобразователь уровня для усилителя считывания, содержащий лять элементов задания режима на резисторах, два токозадающих элемента на транзисторах и два усилительных элемента на транзисторах, первый вывод резистора первого элемента задания режима соединен с базой транзистора первого токозадающего элемента и коллектором транзистора первого усилительного элемента, эмиттер которого соединен с одним выводом резистора пятого элемента задания режима, эмиттером транзистора второго усилительного элемента и шиной нулевого потенциала, базы транзисторов усилительных элементов соединены с вторым выводом резистора пятого злемеhTa задания режима и эмиттерями транзисторов токозадающих элементов, база транзистора второго токозадающего элемента соединена с коллектором транзистора второго усилительного элемента и первым выводом резистора четвертого элемента задания режима, коллекторы транзисторов первого и второго токозадающих элементов соединены с первыми выводами резисторов соответственно второго и третьего элементов задания режима и являются информационными выходами преобразователя уровня, отличающийся тем, что, с целью повышения быстродействия преобразователя, он содер1 ×2 381

p(и эми1 гс р — с вт р. 1г выв д и резистора третьего элем ита эаган1 ч режима, периыи эми гтер двух..1l1 Tp, . ного транзистора второго нагрузочлого .элемента соединен с вторым вы..козалаюшег элемента

Составитель В,Горданова

Техред Л.Сердюкова Корректор С.1екмар

Редактор С.Патрушева

Заказ 3883/52

Тираж 558

Подписное

BHHHIIH Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-издательский комбинат "Патент", г.ужгород, ул. Гагарина,101 жит два нагрузочных ... ементз па двухэмиттерных транзисторах, базы которых являются информационными входами преобразователя, коллекторы подключены к шине питания, первый эмиттер двухэмиттерного транзистора первого нагрузочного элемента соединен с вторым выводом резистора первого элемента задания режима, втодом резистс ра четверт >го з1cмгита задания режима, второй эмиттер — с вторым выводом резистора второго то-