Устройство для управления записью и считыванием информации

 

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИН сю С 11 С 7 00

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ

ОПИСАИИЕ ИЗОБРЕТЕНИЯ

Н Аатс СКОМУ свидкткльствМ (21) 3363026/18-24 (22) 11.12.81 (46) 23.04.83. Бюл. М 15 (72) В.В. Иванов,. П.Г..Таран и А.И. Шмаков (71) Киевский научно-исследовательский и конструкторский институт периферийного оборудования (53) 681.327(088.8) (56) 1. Авторское свидетельство СССР

У 691925, кл. G 11 С 11/34, 1979 °

2. Авторское свидетельство СССР Р 607274, кл. G 11 С 7/00, 1978 (прототип). (54)(57) 1. УСТРОЙСТВО ДЛЯ УПРАВЛЕНИЯ ЗАПИСЬЮ И СЧИТЫВАНИЕМ ИНФОРМАЦИИ, содержащее первый и второй счетчики, коммутатор, одни информационные входы которого являются адресными входами устройства, другие соединены с выходами первого счетчика, а выходы— с адресными входами накопителя, блок формирователей, выходы которого соединены с управляющими входами накопителя, отличающееся тем, что, с целью повышения надежности устройства, в него введены генератор тактовых импульсов с парафазным выходом, первый, второй, третий, четвертый и пятый триггеры, распределитель импульсов, первый, второй и третий элементы И-НЕ, причем счетный вход первого триггера соединен с выходом второго счетчика, выход первого триггера соединен с информационным входом второго триггера, выход которого подключен к информационному входу третьего триггера и первому входу первого элемента И-НЕ, установочные входы первого и второго триггеров и счетный вход первого счетчика подключены к выходу

„„SU„„> 014028 . -А второго элемента И-НЕ, счетные входы второго и пятого триггеров и первый вход распределителя импульсов соединены с прямым выходом генератора тактовых импульсов, инверсный выход которого соединен со счетным входой третьего триггера, вторым входом распределителя импульсов и счетным входом второго счетчика, прямой выход третьего триггера соединен с управляющим входом накопителя, первым входом второго элемента И-НЕ, третьим входом распределителя импульсов, первый выход которого соединен со вторым вхо-, дом второго элемента И-НЕ, счетный вход четвертого триггера является вхо- д дом обращения к устройству, выход чет- 9 вертого триггера соединен с четвертым входом распределителя импульсов и ин" формационным входом йвтого триггера, ( установочный вход которого соединен

Я с инверсным выходом третьего триггера и вторым входом первого элемен- ф та И-НЕ, инверсный выход - с устано-. вочным входом третьего триггера, пря.мой выход - с первым входом треть- д его элемента И-НЕ, второй вход которого соединен со вторым выходом распределителя импульсов, выход третьего элемента И-НЕ соединен с уста- © новочным входом четвертого триггера, выход первого элемента И-HF - с уп" равляющим входом коммутатора, выходы распределителя импульсов подключены ко входам блока формирователей. фЬ

2. Устройство по п, 1, о т л и ч а ю щ е е с я тем, что распределитель импульсов содержит первый и второй последовательно-параллельные регистры, причем первый тактовый вход последовательной записи первого ре1014028 . гистра является вторым входом распре- рого регистра - с первым выходом перделителя импульсов, второй тактовый вого регистра, одни из выходов региствход параллельной записи первого ре- ров являются управляющими входами расгистра соединен с первым и вторым так пределителя, первый вход элемента товыми .входами второго ре1-истра. и И-ИЛИ является третьим входом распрепервым входом распределителя импуяь- делителя импульсов, второй и третий сов, информац".îííûå входы параллель- входы элемента И-ИЛИ соединены с выхо ной записи первого и второго регист- дом элемента НЕ, вход которого подров соединены с шинои нулевого потен- ключен к одному из выходов регистров, четциала, информационный вход последова, вертый вход элемента И-ИЛИ соединен с тельной записи первого регистра -.,с :четвертым входом распределителя импульвыходом элемента И-ИЛИ, информацион- ;сов, выходы сдвиговых регистров являный вход последовательной записи вто-, ются выходами распределителя импульсов.

Изобретение относится к вычислительной технике и может быть использо вано в полупроводниковых запоминающих устройствах.

Известно устройство для управления записью и считыванием информации, содержащее формирователи импульсов, регистры,. счетчики и элементы И, ИЛИ, НЕ 11 ).

Недостатком этого устройства явля-!16 ется неудовлетворительная надежность.

Наиболее близким по технической сущности к изобретению является устройство для управления записью и считыванием информации, содержащее два >s коммутатора, регистры, счетчики, блоки сравнения, элементы задержки и элементы И, ИЛИ, НЕ $2).

Недостатком известного устройства также является неудовлетворительная @ надежность, обусловленная низкой помехоустойчивостью.

Цель изобретения - повышение надежности устройства для управления записью и считыванием информации.

Поставленная цель достигается тем, что в устройство для управления записью и считыванием информации, содержащее первый и второй счетчики, коммутатор, одни информационные входы которого являются адресными входами устройства, другие соединены с выходами первого счетчика, а выходыс адресными входами накопителя, флок формирователей, выходы которого соединены с управляЮщими входами накопителя, введены генератор тактовых импульсов с парафазным выходом, пер2 вый, второй, третий, четвертый и пятый триггеры, распределитель импульсов, первый, второй и третий элементы И-НЕ, причем счетный вход первого триггера соединен с выходом второго счетчика, выход первого триггера соединен с информационным входом второго триггера, выход которого подключен к информационному входу третьего триггера- и первому входу первого элемента И-НЕ, установочные входы первого и второго триггеров и счетный вход первого счетчика подключены к выходу второго элемента И-HF, счетные входы второго и пятого триггеров и первый вход распределителя импульсов соединены с прямым выходом генератора тактовых импульсов, инверсный выход которого соединен со счетным . входом третьего триггера, вторым входом распределителя импульсов и счетным входом второго счетчика, прямой выход третьего триггера соединен с управляющим входом накопителя, первым входом второго элемента И-НЕ и третьим входом распределителя импульсов, первый выход которого соединен со вторым входом второго элемента И-HF., счетный вход четвертого триггера яв;ляется входом обращения к устройству, выход четвертого триггера соединен с четвертым .входом распределителя импульсов и информационным входом пятого триггера, установочный вход которого соединен с инверсным выходом третьего триггера и вторым входом первого элемента И-НЕ, инверсныи выход - с установочным входом третье3 10140

"го триггера, прямой выход - с первым входом третьего элемента И-HE второй вход которого соединен со вторым выходом распределителя импульсов, выход третьего элемента

И-НЕ соединен с установочнйм входом четвертого:триггера, выход первого элемента И-HF. соединен с управляющим входом коммутатора, выходы распределителя импульсов подключены ко 1р входам блока Формирователей..

При этом распределитель импульсов содержит первый и второй последовательно-параллельные регистры, причем первый тактовый вход последовательной записи первого регистра яв-ляется вторым входом распределителя импульсов,.- второй тактовый вход. параллельной записи первого регистра соединен с первым и вторым тактовыми

26 входами второго регистра и первым входом распределителя импульсов, информационные входы параллельной записи первого и второго регистров,соединены с шиной нулевого потенциала, 25 информа ционный вход последовательной записи первого регистра - с выходом элемента И-ИЛИ, информационный вход последовательной записи второго регистра. - с первым выходом первого регистра, одни из выходов регистров являются управляющими входами распределителя, первый вход элемента И-ИЛИ является третьим входом распределителя импульсов, второй и третий входы элемента И-ИЛИ соединены M с выходом элемента НЕ, вход которого подключен к одному из выходов регистров, четвертый вход элемента И-ИЛИ соединен с четвертым входом распределителя импульсов, выходы сдви- о говых регистров являются выходами распределителя импульсов.

На чертеже показана фун кциональ ная схема устройства для.управления запи45 сь ю и считыванием информации.

Устройство содержит генератор 1 тактовых импульсов с парафазным выходом, первый счетчик 2 адреса и второй счетчик 3 периода регенерации, первый 4, второй 5 и третий 6 триггеры регенерации, четвертый 7 и пятый 8 триггеры обращения, первый 9, второй 10 и третий 11 элементы И-НЕ, коммутатор 12 адреса, блок 13 Формирова:телей, выполненный на. элементах И, ИЛИ, НЕ, распределитель 14 импульсов, в который входят последовательно-параллельные сдвиговые регистры 15 и 16, 28 фэлементы И-.ИЛИ 17 и HE 18. Входными шинами устройства являются шины 19 и

20.

Устройство работает следующим образом, б

При поступлении двух кбманд уСтройство отрабатывает команду, посту" пившую первой, затем переходит к отработке второй команды.

В режиме отработки команды обращения сигнал с шины 19 поступает на счетный вход триггера 7 и запоминается им, при этом на прямом выходе триггера 7 появляется сигнал логической единицы. Генератор l вырабатывает на своих прямом и инверсном выходах непрерывные серии импульсов. Йо полОжительному фронту тактового импульса происходит занесение команды обраще ния в триггер 8, на прямом выходе которого появляется логическая единица, на инверсном — логический нуль, запрещающий переключение триггера 6. С выхода триггера 7 сигнал поступает на четвертый вход распределителя 14, в котором через элемент 17 он поступает на вход последовательной записи ре-гистра 15. По положительному Фронту инверсного тактового импульса происходит последовательный сдвиг сигнала в регистре 15, на выходах которого появится уровень логической единицы. С первого выхода регистра 15 сигнал поступает на вход последовательной записи регистра 16. Сдвиг сигнала в нем происходит положительным фронтом тактового импульса с прямого выхода генератора 1, при этом на выходах регистра появляются сигналы, один из . которых через инвертор 18поступает на входы элемента 17, тем самым ограничивая длительность входного сигнала ре- . гистра 15. Для повышения быстродействия схемы выходной импульс регистра по окончании цикла разрешает парал- . лельную запись в регистры 15 и 16. Положительным фронтом тактового импульса с прямого выхода генератора 1 происхо-., дит параллельная запись в регистры Ig и 16 логической единицы, так как их информационные входы параллельной записи соединены с шиной нулевого потенциала. При этом на всех выходах регистров сдвига появляется логический нуль и распределитель 14 вновь готов к отработке нового цикла, Тактовые импульсы, поступающие c инверсного выхода генератора:1 на вход счетчика 3, подсчитываются последнии.

S 1014

При переключении на выходе счетчика 3 сигнала из логического нуля в состояние логической единицы Формируется команда "Регенерация" и положительным Фронтом происходит занесение команды "Ре- генерация" в триггер 4 и в триггер 5, введенный для повышения помехоустойчи1 вости, следовательно, надежности схемы, Положительным Фронтом инверсного тактового импульса команда "Регенера- 16 ция" заносится в триггер 6, с выхода которого логическая единица по- ступает на третий вход распределите-, ля 14, который отрабатывает команду регенерации аналогично описанной вы- 15 ше отработке команды обращения. Триггер 6 и триггер 8 взаимоискуочают включение режимов "Регенерация" и

"Обращение" одновременно благодаря соединениям инверсных выходов одного рв триггера с установочными входами другого и подключением счетных входов к парафазным выходам генератора 1.

Сигналы с первого и второго выходов

":распределителя 14 поступают на элемей". pg .

028 6 ты И-НЕ 10, 11, "которые Формируют на своих выходах импульсы сброса триггеров 4, 5 и 7 после отработки команд "Регенерация" или "Обращение".

Первый счетчик 2 выдает адрес ячейки памяти накопителя при регенерации.

Изменение его состояния производится положительным Фронтом импульса сброса триггеров 4 и 5, т.е. после отработки команды регенерации. Коммутатор 12 в зависимости от режима коммутирует требуемый адрес для управления накопителем. Управление коммутатором производится элементом 9, на входы которого поступают сигналы с триггеров 5 и 6. Блок 13, комбинируя выходные импульсы распределителя,14, Формирует сигналы для управления накопителем.

Такйм образом, предлагаемое устройство по сравнению с известным позволяет повысить помехоустойчивость устройства и тем самым повысить его надежность.

1014028

Составитель В. КостинРецактор В Лазаренко Техреду 0 Неце Корректор () Билак

Заказ 30?5/Fil . Тираж 592 Подписное

ВНИИПИ ГосУдарственнрго комитета СССР по делам изобретений и открытий

11 0 Москва Ж-3, Разыская наб. д. 4 5

Филиал ППП "Патент", г. Ужгород, ул. Проектная,