Буферное запоминающее устройство

 

Изобретение относится к вычислительной технике и может быть использовано при построении буферных запоминающих устройств в системах сбора и обработки измерительной информации. Цель изобретения - расширение области применения за счет отбраковки измерений сбойных групп. Устройство содержит накопитель 1, блок 2 элементов И-ИЛИ, счетчики адреса записи 3 и чтения 4, элемент И 5, триггер 6, элементы И 7, 8, элемент ИЛИ 9, элемент И 10 и блок 11 обнаружения сбоев. 4 ил.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

ÄÄSUÄÄ 1495851, (51)4 G 11 С 19/00

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

ГОСУДАРСТ8ЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР

Н ABTOPCKOMY СВИДЕТЕЛЬСТВУ (21) 4342974/24-24 (22) )4.12,87 (46) 23,07.89. Бюл. М 27 (72) В.Г.Зинин, Б.С.Масленников и В.И,10дин (53) 681.327.6(088.8) (56) Авторское свидетельство СССР

М 1257704, кл. G ll С 19/00, 1986, Авторское свидетельство СССР

В 1163359, кл. С 11 С 19/00, 1985. (54) БУФЕРНОЕ ЗАПОИИНАРЩЕЕ УСТРОЙСТВО. (57) Изобретение относится к вычислительной технике и может быть использовано при построении буферных запоминающих устройств в системах сбора и обработки измерительной информации. Цель изобретения — расширение области применения за счет отбраковки измерений сбойных групп.

Устройство содержит накопитель 1, блок 2 элементов И-ИЛИ, счетчики адреса записи 3 и чтения 4> элемент

И 5, триггер 6, элементы И 7, 8, элемент ИЛИ 9, элемент И 10 и блок 11 обнаружения сбоев. 4 ил.

1495851

Изобретение относится к области вычислительной техники и может быть использовано при построении буферных запоминающих устройств (БЗУ) в сис5 темах сбора и обработки измерительной информации.

Цель изобретения — расширение области применения эа счет текущей отбраковки измерений сбойных групп. 10

На фиг, 1 приведена структурная схема буферного запоминающего устройства; на фиг. 2 — структурная схема первого варианта блока определения сбоев и временная диаграмма его 15 работы, на фиг. 3 — структурная схема второго варианта блока определения сбоев и временные диаграммы его работы; на фиг. 4 — схема счетчика адреса записи. 20

Устройство содержит накопитель 1, блок 2 элементов И-ИЛИ, счетчик 3 адреса записи, счетчик 4 адреса чтения, элемент И 5, триггер,6, элементы И 7 и 8, элемент ИЛИ 9, элемент

И 10, блок 11 обнаружения сбоев, вход 12 записи, вход 13 чтения, первый 14 синхровход устройства, второй

15 синхровход устройства, информационные входы 16 и выходы 17, формиро- 30 ватель 18, элемент ИЛИ 19, триггер

20, элемент 21 задержки, формирователь 22, элемент И 23, триггер 24, реверсивный счетчик 25 и формирователи 26 и 27. 35

Устройство работает следующим образом, Работа блока обнаружения сбоев основана на периодичности поступления импульсов Т . При пропадании внутри 40 группы измерений хотя бы одного импульса Тс на выходе узла обнаружения сбоев появляется высокий потенциал, з сбрасываемый очередным сигналом Т .

Таким образом;при возникновении сбоя 45 на выходе блока обнаружения сбоев до конца данной группы измерений устанавливается сигнал "Сбой" высокого. уровня, свидетельствующий о том, что все последующие измерения являются сбойными, Работа устройства в режиме записи, Перед началом работы счетчики 3 и 4 и триггер 6 устанавливаются в нулевое состояние (цепь начальной уста- 55 новки не показана), На входы элемента И 7 поступает часть входного слова, содержащее разряды идентификатора, На выходе элемента И 7 формирует- ся сигнал высоког<> уровня, если код идентификатора входного слова соответствует временной информации, и низкого уровня, если код идентификатора соответствует измерительной информации. Выход элемента И 7 воздействует на информационный вход D-триггера 6, на первый вход элемента И 5 и на первый вход элемента И 10.

При отсутствии сбоя элемент И 8 открыт, а элемент И 10 закрыт для прохождения сигналов с входа 12 записи устройства, В режиме записи информации на входе 12 записи устанавливается сигнал высокого уровня. Проходя через открытый при отсутствии сбоя элемент

И 8 и элемент ИЛИ 9 он воздействует на третий вход .элементов И-ИЛИ 2, подключая к адресным входам накопителя 1 выходы счетчика 3 адреса записи. Высокий сигнал на выходе элемен" та ИЛИ 9, воздействуя на управляющий вход накопителя I, переводит его в режим записи. По окончании записи сигнал на входе 12 принимает низкий уровень. Возникающий перепад сигнала на выходе элемента И 8, воздействуя на вход счетчика 3, увеличивает его содержимое до значения адреса следующей ячейки накопителя. Одновременно этот перепад сигнала, воздействуя на вход синхронизатора триггера 6, устанавливает его в единичное состояние, если на входе временная информация, и в нулевое состояние, если на входе измерительная информация.

После записи информации в накопитель 1 на триггере 6 запоминается . вид записанной информации. Если при записи следующего слова его идентификатор принадлежит временной информации, то на выходе элемента

И 5 формируется сигнал высокого уровня, Возникший перепад сигнала на выходе элемента И 5, воздействуя на первый вход счетчика 3, уменьшает его содержимое до адреса записи предыдущего значения времени.

После записи слова времени в накопитель 1 по заднему фронту сигнала на элементе И 8 содержимое счетчика

3 снова увеличивается до адреса следующей ячейки записи. Если входное слово содержит идентификатор измерительной информации, сигнал на .выходе элемента И 5 не формируется и со- .

1495851

6 держимое счетчика 3 перед записью информации в накопитель 1 не модифицируется.

Таким образом, если входной поток информации содержит участок, в кото5 ром между двумя измерениями содержатся несколько значений времени, то все эти значения записываются и хранятся по одному адресу. С приходом измерительной информации по адресу, куда записывается временная информация, запоминается последнее значение времени.

При появлении сбоя на выходе блока обнаружения сбоя появляется сигнал высокого уровня, закрывающий элемент И 8, для прохождения сигналов !

:с входа 12 и воздействующий на второй вход элемента И 10. Если код 20 идентификатора входного слова соответствует временной информации, на выходе элемента И 7 формируется сигнал высокого уровня, воздействующий на первый вход элемента И 10. Сигнал 25 на вход 12 записи, проходя через элементы И 10 и ИЛИ 9, воздействует на вход управления блока 2 элементов

И-ИЛИ, подключая к адресным входам накопителя 1 выходы счетчика 3 адре- 30 са записи. Высокий уровень сигнала с выхода элемента ИЛИ 9, воздействуя на вход режима накопителя 1, переводит его в режим записи. После записи временной информации в накопитель 1 содержимое счетчика 3 не модифицируется. Следующее значение времени записывается в ту же ячейку накопителя 1.

Если код идентификатора входного 40 слова соответствует измерительной информации, а перед этим в данной группе фиксируется сбой, то сигнал на входе 12 не проходит ни через элемент И 8, закрытый при сбое, ни 45 через схему И 10, закрытую при идентификаторе измерительной информации.

Таким образом, при возникновении внутри группы измерений сбоя в накопителе записываются измери тельная информация, прошедшая до сбоя,и текущее значение времени.

В режиме чтения информации сигнал низкого уровня Аа входе 12 воздействует на первый вход элемента И 8 и третий вход элемента И 10, что приводит к формированию сигнала низкого уровня на выходе элемента ИЛИ 9, который, воздействуя на третий вход элементов И вЂ” ИЛИ 2, подключает к адресным входам накопителя 1 выход счетчика 4 адреса чтения. Одновременно низкий уровень сигнала на выходе элемента ИЛИ 9, воздействуя на управляющий вход накопителя 1, переводит его в режим чтения. По концу чтения информации иэ накопителя 1 по сигналу на входе 13 чтения содержимое счетчика 4 адреса чтения увеличивается до адреса чтения следующей ячейки накопителя 1.

На первый и второй входы узла определения сбоев поступают соответственно сигналы с первого (шина 14) и второго (шина 15) управляющих входов устройства. На выходе узла определения сбоев формируется сигнал

"Сбой" высокого уровня.

Работа первого варианта (фиг. 2) основана на периодичности поступления импульсов Тс с частотой f, Сигнал Т„ (шина 15) перекрывает по длительности сигнал Т (шина 14). Формирователь 18 формирует по каждому заднему фронту импульсов Тс временной интервал длительностью, перекрывающей период следования импульсов Тс . В начале группы измерений триггер 20 устанавливается в нулевое состояние сигналом Т, при этом на его выходе присутствует сигнал низкого уровня, При равномерном поступлении с фиксированной частотой f импульсов Т на выходе формирователя

18 будет постоянно держаться высокий уровень и сигнал "Сбой" на выходе триггера 20 формироваться не будет.

При пропадании хотя бы одного импульса Т на выходе формирователя 18 на некоторое время установится низкий уровень, что вызовет формирование сигнала "Сбой" на выходе триггера 18, Сигнал "Сбой" будет иметь высокий уровень до конца текущей группы измерений, т,е. до прихода следующего импульса Т . Наличие в элементе ИЛИ 19 обусловлено необходимостью предварительной установки триггера 20 перед началом приема информации.

Эта схема не учитывает возможности возникновения лишних импульсов

Т, она анализирует лишь их пропадание. При этом, если информация поступает на вход БЗУ с какого-либо устройства магнитной регистрации, накопителя на магнитной ленте, дис1495851 ке, то возникновение лишних импульсов Т, гораздо менее вероятно, чем попадание действительных, Поэтому блок обнаружения сбоев в этом слу5 чае целесообразно строить по предложенному варианту.

Если же информация поступает на . вход БЭУ из канала связи, то пропажа !

1 действительных и возникновение лишних 1О импульсов Т примерно равновероят" ны. В этом случае блок обнаружения.

1 сбоев целесообразно строить по вто ромуу варианту. В начале группы,измерений триггер 24 устанавливается в нулевое состояние сигналом Тг . Тс задерживается элементом 21 задержки и, воздействуя на вход формирователя 22,.приводит к появлению на его выходе импульса, поступающего на вто-211 рой вход элемента И 23. На первый

его вход поступает импульс Т . На выходе элемента И 23 сигнал высокого уровня появляется как при появлении лишнего импульса Т (фиг. Зб), 25

ITaK и при пропадании импульсов (фиг. Зв), Этот сигнал, воздействуя на вход триггера 24, вызывает фор,мирование сигнала "Сбой". Если же !

;импульсы Тс следуют равномерно с ча- 3(1 стотой f, то сигнал на выходе TpHI гера 24 не формируется. Сигнал "Сбой" сохраняет высокий уровень до нрихо,да следующего импульса Т, т.е, до конца текущей группы измерений, В качестве двоичного реверсивного счетчика 25 может быть применен счетчик на микросхемах К 155ИЕ7.

Формирователи 26 и 27 импульсов ор ганизованы на базе микросхем К155АГЗ 4р (или К155АГ1), позволяющих формировать импульс по разным перепадам сигнала.

Формула изобретения 45

Буферное запоминающее устройство,, содержащее накопитель, блок элементов И-ИЛИ, счетчик адреса записи, счетчик адреса чтения, триггер, первый и второй элементы И, причем выходы накопителя являются соответственно информационными входами и выходами устройства, выходы блока элементов И-ИЛИ подключены к адрес- . ным входам накопителя, выходы счетчика записи и счетчика чтения подключены соответственно к первой и второй группам входов блока элементов И-ИЛИ, вход синхронизации счетчика адреса чтения является входом чтения устройства, входы первого элемента И подключены к информационным входам накопителя, первый вход второго элемента И и информационный вход триггера подключены к выходу первого элемента И, выход триггера подключен к второму входу второго элемента И, выход второго элемента И подключен к входу вычитания счетчика адреса записи, о т л ич а ю щ е е с я тем, что, с целью повышения достоверности работы устройства, в него введены элемент ИЛИ, третий и четвертый элементы И, блок обнаружения сбоев, первый и второй входы которого являются соответственно первым и вторым синхровходами устройства, выход блока обнаружения сбоев подключен к первым входам третьего и четвертого элементов И, вход записи устройства подключен к вторым входам третьего и четвертого элементов И, выход третьего элемента

И подключен к входу синхронизации триггера, к входу суммирования счетчика адреса записи, к третьему входу второго элемента И и к первому входу элемента ИЛИ, третий вход четвертого элемента И подключен к выходу первого элемента И, выход четвертого элемента И подключен к второму входу элемента ИЛИ, к выходу элемента ИЛИ подключены вход режима накопителя и управляющий вход блока элементов

И-ИЛИ.

Те

7С

Элемент 18

Эммет 30

4Ьг Z