Устройство для вычисления гиперболических синуса и косинуса

 

Изобретение относится к вычислительной технике и может быть использовано при построении специализированных процессоров. Целью изобретения является расширение класса решаемых задач за счет вычисления гиперболических функций синуса и косинуса комплексного переменного. Устройство содержит регистры , сумматоры-вычитатели, сдвигатели, блоки памяти, первый и второй вычитатели, коммутаторы, первый и второй элементы ИСКЛЮЧАЮЩЕЕ ИЛИ, тактовый вход , вход номера операции. 2 ил.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (511 4 Г 06 F 7/544

O .1." 06с !

,,1, 1Tt!J .м !

Е--I=i; l .

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

М ABTOPGKOMY СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР (2 1) 436 1 304/24-2 4 (22) 23, 11.87 (46) 30.07.89. Бюл. № 28 (71) Кировский политехнический институтт (72) А,Н, Чуватин (53) 681.325(088.8) (59) Байков В.Д., Смолов В.Б, Аппаратурная реализация элементарных функций в ЦВИ. Л.: Изд — во Ленинградского университета, 1975, с. 20.

Рабинович 3.Л,, Раманаускас В.А, Типовые операции в вычислительных машинах, Киев: Техника, 1980, с.236, рис. 51.

Изобретение относится к вычислительной технике и может быть использовано при построении специализиро— ванных процессоров.

Целью изобретения является расширение класса решаемых задач за счет возможности вычисления гиперболических функций синуса и косинуса комплексного переменного, На Аиг, 1 и 2 представлена функ— циональная схема предлагаемого устройства, Устройство содержит с первого по восьмой регистры 1-8, с первого по десятый сумматоры-вычитатели 9-18, с первого по четвертый сцвигатели 19-22, с первого по четвертый блоки памяти 2 3-26, первый 2 7 и второй 28 вычитатели, с первого по восьмой коммутаторы 29-36, первый 37 и второй 38

„„SU „„1497615 A 1

2. (54) УСТРОЙСТВО ДЛЯ ВЫЧИСЛЕНИЯ ГИПЕРБОЛИЧЕСКИХ СИНУСА И КОСИНУСА (57) Изобретение относится к вычислительной технике и может быть использовано при построении специализированных процессоров. Целью изобретения является расширение класса решаемых задач за счет вычисления гиперболических функций синуса и косинуса комплексного переменного, Устройство содержит регистры, сумматоры-вычитатели, сдвигатели, блоки памяти, первый и второй вычитатели, коммутаторы, первый и второй элементы ИСКЛЮЧАЮ1ЦЕЕ

ИЛИ, тактовый вход, вход номера операции. 1 п.ф., 2 нл, элементы ИСКЛЮЧАЮЩЕЕ ИЛИ, тактовый вход 39 и вход 40 номера итерации.

Устройство функционирует следующим образом.

Устройство вычисляет гиперболические синус и косинус:

sh(z) = sh(x) cos(y) + jch(x)»

x sin(y), ch(z) = ch(x) cos(y) + jsh(x)»

sin(v) комплексного переменного г х + jy, где j = 1, по следующему алгоритму.

А1 Л вЂ” переменная для обозначения приближения

h-1

-н -н у — .. F l„arctg (2 /(1+Р1„,2 ) О мнимой части у комплексного аргумента z на л-м шаге алгоритма;

А2л — переменная для обозначения приближения

149 7615

n-r

-у в Е 2 arc t g (2 / (1 + и-

+Р2„2 ) - О мнимой части -у комплексного ар гумента -z на л-м шаге алгоритма;

Д1л — переменная для обозначения приближения л-

-н+ tH 1/1

10 х — 2 1п(1+Р1„„2 + 2 ) - О действительной части х комплексного аргумента г на л-м шаге апгоритма;

Д2л — переменная для обозначения приближения л-r /+ 1 <Р

-x - g 1n(l + Р2 2 + 2 ) 0

30 горитма;

Е2л е t-l,+11 — оператор направления изменения мнимой части -у комплексного ар гумента -г на л-м шаге ал горитма; оператор направления изменения действительной части

Р lл Ю 1 l, 1 х комплексного ар- . 4p гумента z на л-м лаге алгоритма; оператор направления изменения действительной части 45

Р2л б 1 — 1,+1) -х комплексного аргумента -z .на л-м ла ге ал горит ма; оператор выбора первых прираШении мнимых и действительных частей приближений функций

sh(z) и ch(z) на л-м ша е алгоритма, 55 где Т1л = (1-Р lл Р2л) /2; оператор выбора вторых прирашений/

Т1лв 10,1) Т2л е(0, 1 действительной части -х комплексного 20 ар гумент à -z .на л-м ла ге алгоритма; .м = 1,2...,л- I; (м+ L) /2 для нечетных м;

Н= м /2 для че тныщ м, Е1л е (— 1,+1 ) — оператор направле- 2S ния изменения мниI мой части у комплексного аргумента

z на л-м шаге ал4 мн иных и д ей с т в ительных частей приближений функций

sh(z) и ch(z) на л-м лаге алгоритма, где Т2л = (1-F. lл с Е2л) /2 °

В lл — переменная для обозначения приближения мнимой части

Im(sh(z)) @yHKIJHH sh(z) KOM плексного переменного z на л-м шаге алгоритма;

В2л — переменная для обозначения приближения мнимой части

Im(ch(z)) функции ch(z) комплексного переменного z на л-м шаге алГоритма;

Сlл — переменная для обозначения приближения действительной части Re(sh(z)) функции

sh(z) комплексного переменного z на л-м mare алгоритма;

С2л — переменная для обозначения приближения действительной части Re(ch(z)) функции

ch(z) комплексного переменного z на л-м шаге алгоритма; л — сквозной номер шага от начала вычислений; — номер выполняемой итерации;

n — количество разрядов в дробной части числа, количество выполняемых итераций с двойными шагами; и+3 — разрядность устройства, включая два разряда в целой части числа и знаковый.

Области определения функций:

О 4 lxl 4 13

О 4 lyl i r//2, Области значения функции:

04 Im(sh(z))l (e * e )/2;

О Im(ch(z))! < (е+ — е )/2;

0 (I Re(sh(z))f ((e+ — e )/2;

0 - (Re(ch(z))f ((e + e )/2 де Im(sh(z)) = ch(x).sin(y);

Im(ch(z)) = sh(x) sin(y);

Re(sh(z)) = sh(x) cos(y);

Re(ch(z)) = ch(x) cos(y);

Алгоритм вычисления функций sh(z)

ch(z) комплексного переменного z х + )у.

Н а ч ал ьные усл о в и я:

Аlл = у; (1)

А2л = -y; (2)

B l1 = оэ (3) 1497615 (4) (5) (6) (7) (8) У1 во втором регистре в третьем регистре в пятом регистре 5 в шестом регистре 6 в седьмом регистре в восьмом регистре

-х.

2 — HOJI b

3 единица; единица;

7 — аргумент х;

8 — аргумент

В2 =O

C I = 1

1 °

С2

Лl, Л2„= -х.

Итерации:

F. Iл = ЗНАК (А 1 л); (9)

Е2л = ЗНАК (А2л); (lO)

Рlл = ЗНАК (Дlл); (11)

Р2л = ЗНАК (Д2л); (12)

А)л+ = Аlл — Е1л arctg (2 /

/(1 + Рlл ° 2 )); (13)

А2л+ г = А2л — Е2л,arctg (2 "/

/(1,+ Р2л 2 )); (14)

Вlл+ = В lл + Р lл (Т!л В!л

«2ЧТ lл В2л ° 2 h Е lл (Т2л. С!л 2 V нТ2л. С2л 2 ); (15)

В2л+ = В2л + Р lл- (Т lл В2л .2 "v

VT1ë В lл 2 ") + Е lл (Т2л С2л °

2 Ч Т2л.Сlл 2 ); (16)

С lл+ 1 = Сlл + Р1л ° (Тlл. С lл 2 "V

Ч Т lлС2л 2 ") — F.lë (Т2л Вlл»

«2 "V Т2лВ2л 2 ); (17)

С2л+ = С2л + Р lл (Т lлС2л 2™Ч

Ч Т lлС lл 2 ") — E Ië(Ò2ëÂ2ë 2

Ч Т2лВ!л -2 );,(!8)

Дlл+ 1 = Дlл — 1п(I + Р lл-2 +

+ 2-2«+ ) y" (19)

Д2л+ г = Д2л — 1п(1+Р2л 2 +

2-2«+ ) гл (20) (л+1)для нечетных л; (21) л/2 для четных, л; (22) л = 1,2...,,2n, Результаты:

А!2п+ = 0; (23)

А22п+> = 0; (24)

В12п+г = Im(sh(z)) = ch(x)«

«sin(y) (25)

В22п+ о Im(ch(z)) = яЬ(х)«

«sin(y); (26)

BCI2n+ = Re(sh(z)) = sh(x)» ,соя(у); (27)

С22n+ = Re(ch(x)) = ch(x)«

«cos(y); (га)

Д12n+ = 0; (29)

Д22п+ = 0 . (30)

В исходном положении н регистрах находятся следующие данные: в первом регистре 1 — аргумент у; в четвертом регистре 4 — аргумент

Устройство работает циклически, л-м шаге на тактовый вход 39 устройства подается синхросигнал, а на нхо5 ды 40 номера итерации — номер "k" выполняемой итерации. Синхросигнал поступает на синхрониэирукицие входы первого 1, седьмого 7, четвертого 4, восьмого 8, второго 2, третьего 3, !

О пятого 5 и шестого 6 регистров и на стробирующие входы первого 23, третьего 25, второго 24 и четвертого 26 блоков памяти. Номер "Iг и выполняемой итерации поступает на первый

)5 вход группы адресных входов перно— го 23, третьего 25, второго 24 и чет. вертого 26 блоков памяти и на входы величины сдвига первого 19, второго 20, третьего 21 и четвертого 22

2p сдвигателей. При этом двум синхросигналам соответствует одно значение k" номера выполняемой итерации, Под воздействием каждого синхросигнала реализуется один шаг алго25 ритма н соответствии с выражениями (9)-(22).

Значение оператора Е Iл снимается с выхода знакового разряда первого регистра 1, Сигнал Еlл поступает на

Зп вход выбора операции первого сумматора-нычитателя 9 для задания режима работы (сложения или вычитания), на первый вход первого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 37 для формирования значения оператора Т2л и на входы выбора операции соответственно седьмого !5, восьмого 16, девятого 17 и десятого 18 сумматоров-вычитателей для задания режимов работы (сло4б жения или вычитания) °

Значение оператора Е2л снимается с выхода знакового разряда четвертого регистра 4. Сигнал Е2л поступает на вход выбора операции четверто45 ro сумматора-вычитателя 12 для задания режима работы (сложения или вычитания) и на второй вход первого элемента ИСКЛЮЧАЮ!!!ЕЕ ИЛИ 37 для формирования значения оператора Т2л.

Значение оператора Р1л снимается с выхода знакового разряда седьмого регистра 7, Сигнал Рlл поступает на второй вход группы адресных входов соответственно первого 23 и третьего 25 блоков памяти для обеспечения выбора соответствующей константы

arctg(2 " /(1+2 )) или arctg(2 /

/(1-2 ")) в первом блоке 23 памяти и выбора соотнетстиуъшгей константы

14976!5

1п(1+2 + 2 ) или 1п(1--2 +2 ) в третьем блоке ?5 плмяти, нл первый их< д второго .з<гементл ИСКЛЮЧАЮЩЕЕ

11Л11 38 для <Ьормировлиия знлчения ппе- 5 рл горл Г lл и нл входь< выбора операции соответственно второго 10, третьего 11, пятого 13 и шестого 14 суммлторон-вычитлтелей для задания режимов работы (сложения или вычитания) . !О

Значение оператора Р2л снимается с выхода знакового разряда восьмого регистра 8. Сигнал Р2л поступает на второй вход группы адресных нходов соответственно второго 24 и четверто- 15 го 26 блоков памяти для обеспечения выбора соответствующей константы

arctg(2 к/(1+2 ")) или arctg(2 " /

/(1-2 )) во втором блоке 25 памяти и ныборл соответствующей константы 20

1n(I+2»" +2 " ) или 1n(1 2 +Z " ) в четвертом блоке 26 памяти, на второй нход второго элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 38 для формирования значения оператора Т1л.

25 ,Значение оператора Т1л формируется на выходе второго элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 38, Сигнал Т 1л поступает на управляющие входы соответственно первого 29, второго 30, третьего 31 30 и четвертого 32 коммутаторов для задания режимов работы, Если Тlл = О, то в первом 29, втором 30, третьем 31 и четвертом 32 коммутаторах выполняется передача чисел с первых информа- 35 ционных входов, Если Тlл = 1, то в первом 29, втором 30, третьем 31 и четвертом 32 коммутаторах выполняется передача чисел с вторых информационных входон. 40

Значениъ оператора Т2л формируется на выходе первого элемента ИСКЛЮЧАЮ1ЦЕЕ ИЛИ 37. Сигнал Т2л поступает на управляющие входы соответственно пятого 33, шестого 34, седьмого 35 и 45 восьмого 36 коммутаторов, Если Т2л=О, то в пятом 33, шестом 34, седьмом 35 и восьмом 36 коммутаторах выполняется передача чисел с первых информационных входов. Если Т2л = I то в пя- 50 том 33, шестом 34, седьмом 35 и восьмом 36 коммутаторах выполняется передача чисел с вторых информационных входов, В соответствии с номером к ите«и рации и знлл< вием оператора Р lл из первого бло««2 «,<мяти считынле г<.я констаитл лг< tg(2 /(1+Р lл 2 ), Предыдущее знлчег<не переменной

А)л и ее прирлщение лгсtg(2 /(I+

+Р1л . 2 " ) по< туплют с выходов первого регистра и выходов первого блока 23 плмяти соответственно на первые и вторые информационные входы первого сумматора-нычитателя 9, в результате нл его выходах формируется новое значение переменной А Iл+ <, которое поступает на информационные нходы первого регистра 1, где и фиксируется, В соответствии с номером "ки итерации и значением оператора Р2л иэ второго блока 24 памяти считывается константа arctg(2 " /(1+Р2л 2 ).

Предыдущее значение переменной А2л и ее приращение arctg(2 "/(1+Р2л 2 " ) поступают с выходов четвертого ре— гистра 4 и выходов второго блока 24 памяти соответственно на перные и вторые информационные входы четвертого сумматора-вычитателя 12, в результате на его ныходах формируется новое значение переменной А2л+1, ко— торое поступает на информационные входы четвертого регистра 4, где и . фиксируется °

Предыдущее значение переменной

BIë постуилет с выходон второго регистра 2 на первые информационные входы второго сумматора-вычитателя 10 и на информационные входы первого сдвигателя 19, где в соответствии с и 1! номером к итерации сдвигается на к разрядов вправо, н результате на выходах первого сдвигателя 19 формируется величина В lл2 ", которая поступает на первые информационные входы первого 29 и седьмого 35 коммутаторов и на вторые информационные входь< второго 30 и восьмого 36 коммутаторов.

Предыдущее значение переменной С lл поступает с выходов третьего регистра 3 на первые информационные нходы третьеro сумматора-вычитателя 11 и на информационные входы второго сдвигателя 20, где н соответствии с номером "к" итерации сдвигается на "к" разрядов вправо, в результате на выходах второго сднигателя 20 формируется величина В2л <2, которая поступает на первые информационные входы второго 30 и восьмого 36 коммутаторов и на вторые информационные входы перво ro 29 и седьмого 35 коммутаторов, 9 1497б

Предыдущее значение переменной

В2л поступает с выходов пятого регистра 5 на первые информационные входы пятого сумматора-вычитателя 13

5 и на информационные входы третьего сдвигателя 21, где в cooTBpTcTBHH c номером к итерации сдвигается на

"к" разрядов вправо, в результате на выходах третьего сдвигателя 21 формируется величина Сlл2 ", которая поступает на первые информационные входы третьего 21 и пятого 33 коммутаторов и на вторые информационные входы четвертого 32 и шестого 34 коммутаторов.

Предыдущее значение переменной

С2л поступает с выходов шестого регистра 6 на первые ин< орь ационные входы шестого сумматора-вычитателя 14 20 и на информационные входы четвертого сдвигателя 22, где в соответствии с номером "к" итерации сдвигается на

"к" разрядов вправо, в результате на выходах четвертого сдвигателя 22 25 формируется величина С2л 2, которая поступает на первые информационные входы четвертого 32 и шестого 34 коммутаторов и на вторые информационные входы третьего 31 и пятого 33 коммутаторов.

В зависимости от значения оператора Тlл в первом коммутаторе 29 величины В1л2 " и В2л2 " поступают с первых или вторых информационнь<х входов

35 на выходы, т,е. на выходах первого коммутатора 29 формируется величина (Тlл Вlл -2 у Т1л В2л 2 ), которая поступает на вторые информационные входы второго сумматора †вычитате 10 ° 40

В зависимости от значения оператора Т1л во втором коммутаторе 30 величины В2л2 и Вlл2 поступают с первых или вторых информационных входов на выходы, т,е, на выходах второ- 45 го коммутатора 30 формируется величина (Т 1лВ2л2 Т l лВ Iл 2 ), ко торая поступает на вторые информационные входы третьего сумматора-вычитателя ll, 50

В зависимости от значения оператора Т!л в третьем коммутаторе 31 век -к личины С lл 2 и Г2л 2 поступают с первых или вторых информлционных входов на выходы, т.е. на выходах третьего коммутатора 31 формируется величина (Т!лС lл 2 Ч Т!лГ2л ° 2 ), которая поступает на вторые информац.:онные входь< пятого сумматора-нычитлтеля 13.

В заBè<.HM<)cти от з паче сия oперлтоpa Т!л в четвертом коммутаторе 32 величины С2л 2 "и С lë ° 2 поступают с первых или вторых информационных входов на выходы, т. е, на вь<ходах четвертого коммутатора 32 формируетМ -к ся величина (Т lл Г2л 2 V Т!л С lл 2 ), которая поступает на вторые информационные входы шестого сумматора-вычитателя 14, В зависимости от значения оператора Т2л в пятом коммутаторе 33 велик чины С1л 2 и С2 2 " поступают с пер— вых или вторых информационных входов на выходы, т,е, на выходах пятого коммутаторл 33 формируется величина (Т2л Сlл 2 чТ2л С2л 2 ), которая поступает на вторые информационные входы седьмого сумматора-вычитателя 15, В зависимости от значения оператора Т2л в шестом коммутаторе 34 вели- чины С2л 2 и С!л 2 поступают с первых или вторых информационных входов на выходы, т,е. на выходах шестого коммутатора 34 формируется величина (Т 2лС2л 2 "ч Т2л Сlл 2 "), которлн поступает на вторые информационные входы восьмого сумматора-вычитателя 16, В зависимости от значения оператора Т2л в седьмом коммутаторе 35 величины В1л2 и В2л2 " поступают с первых или вторых информационных входов на выходы, т.е. на выходах седьмого коммутатора 35 формируется величина (Т2лВ Iл2 к ч Т2лВ2л 2 ), которая поступает нл вторые инфор; ационные входы девнтого сумматора-вычитателя 17, В зависимости от значения оператора Т2л в восьмом коммутаторе 36 величины Б2л 2 и ВI.ë 2 поступают с первых или вторых информационных входов на вь<ходь<, т.е, на выходах восьмого комммутатора 36 формируется величина (Т2л В2л .2 Т2л Вlл -2 ), которая поступает на вторые информационные входы десятого сумматора-вычитателя !8.

В зависимости от значения оператора Р1л во втором сумматоре-вычитателе 10 выполняетсн операция сложе— ння или вычитлния предыдущего значения переменной В1л и « приращения (Т !л В lл .2 ч 1:< В2.< 2 ), в резуль2

7615

55 ному.

I I

149 тате на вь>ход;>х втор<>го сул>матора — вычитателя 10 >»ормируетс» величина (Б lл + Р Iл (Т lл В lл 2 v Т!л В2л 2 ), которая поступает на первые информационные входя> седьмо го сумматора-вычитатепя 15, где в зависимости от значения оператора Г lл выполняется операция сложения или вычитания величины В!л+Р lл(Т Ië В lл 2 ЧТ!и В2л ° 2 ) и ее приращения (Т2л С 1л 2 У Т2л С2л «

»2 к ), в результате на выходах седьмого сумматора-вычитателя 15 формируется новое значение переменной В lл+ 1 которое поступает на информационные входы второго регистра 2, где и фиксируется, В зависимости от значения оператора Р lл в третьем сумматоре-вычитателе 11 выполняется операция сложения или вычитания. предыдущего значения переменной В2л и ее приращения (Тlл В2л.2 Ч Тlл Вlл 2 "), в результате на выходах третьего сумматоравычитателя ll формируется величина

В2л + Р lл (T lë В2л .2 "V Т lл В lл 2 "), которая поступает на первые информационнь>е входы восьмого сумматора-вычитателя 16, где в зависимости от значения оператора Е 1л выполняется операция сложения или вычитания величины В2л + Р lл(Т Iл В2л 2 Ч(Т lл В lл»

«2 " ) и ее приращения (Т2л С2л 2 "Ч

Ч Т2л С!л ° 2 "), в результате на вы-. ходах восьмого сумматора-вычитателя 16 формируется новое значение переменной В2л+, которое поступает на информационные входы третьего регистра 3, где и фиксируется.

В зависимости от значения оператора Рlл в пятом сумматоре-вычитателе 13 выполняется операция сложения или вычитания предыдущеro значения переменной С I л и ее прирМцения (Т lл С2л ° 2 Ч Т!л С lл ° 2 ), в результате на выходах пято> о сумматора-вычитателя 13 формируется величина С lл .+

+Р 1л(Т l л С lл . 2 ЧТ Iл С2л . 2 "), котор ая поступает на первые информационные входы девятого сумматора-вычитателя 17, где в зависимости от значения оператора Е lл выполняется операция сложения или вычитания величин>

С lп + Р lл (Т1л С lл 2 V Т lл С?л 2 ) и ее приращения (Т2л В lл 2 VT2л В2л i

«2 " ), в результате на выходах девятого сумматора — вычитателя 17 формируется новое значение переменной

Сlл+ 1, кот»p(>E? посту»ае1 на информа— ционные входы пятого ре гистра 5, где и фиксируется.

В зависимости от значения оператора Рlл в шестом сумматоре-вычитателе 14 выполняется операция сложения или вычитания предыдущего значения переменной С2л и ее приращения (Тlл

С2л ° 2 V Т lл С 1л 2 ), в результате на выходах шестого сумматора — вычитателя 14 >>>ормируется величина С2л+

+Р lл(Т lл С2л ° 2 "VT lл С lл 2 ), кото— рая поступает на первые информационные входы десятого сумматора-вычитателя 18, где в зависимости от значения оператора F.lл выполняется операция сложения или вычитания величины

С2л + Р lл(Т lл С2л ° 2 ЧГ1л С lл -2 ) и ее приращения (Т2л В2л 2 "ЧТ2л В!л i

«2 "), в результате на выходах десятого сумматора-вычитателя 18 формируется новое значение переменной С2л+ 1, которое поступает на информационные входы шестого регистра Ь, где и фик25 сируется.

В соответствии с номером к итерации и значением оператора Рlл иэ третьего блока 25 памяти считывается константа 1n(!+Рlл.2 + 2 ")

Предыдущее значение переменной

Д1л и ее приращение 1п(1+Р 1л 2 ""+2 " ) поступают с выходов седьмого регистра 7 и выходов третьего блока 25 памяти на входы уменьшаемого и входы

35 вычитаемого первого вычитателя 27, в результате на его выходах формируется новое значение переменной Д1л+ >, которое поступает на информационные входы седьмого регистра 7, где и фик4О сируется.

В соответствии с номером к итев >> рации и значением оператора Р2л из четвертого блока 26 памяти считыва— ется константа 1п (1+Р2л .2 + 2 " )

Предыдущее значение переменной

-т и>. >1

Д2л и ее приращение 1п(1+Р2л 2 +2 1 поступают с выходов восьмого регистра 8 и выходов четвертого блока 26 памяти на входы уменыпаемого и входы вычитаемого второго вычитателя 28, в результате на его выходах формируется новое значение переменной Д2л+1, которое поступает на информационные входы восьмого регистра 8, где и фиксируется, Все итерационные шаги выполняются в устройстве аналогично рассмотрен1497615

После выполнения и итераций с двойными шагами в регистрах зафиксированы следующие результаты: в первом регистре I — А11n+ >=0; в четвертом регистре 4 — A22n+1=0;

5 во втором регистре 2 — В оп+1=

Im(sh(z))=ch(x) sin(y); в третьем регистре 3 - B22»+1

Im(ch(z)) = sh(x) siny; в пятом регистре 5 — С l ln+ 1

= Re(sh(z)) sh(x) cos(y); в шестом регистре 6 — С2ln+ 1

Re(ch(z)) = ch(x) cos(y); в седьмом регистре 7 — Д12п+ 1 = 0; 15 в восьмом регистре 8 — Д22п+1 = О.

Ф о р м у л а и з о б р е.т е н и я входами величины сдвига первого и второго сдвигателей и с первым входом группы адресных входов первого 45 блока памяти, выход знакового разряда первого регистра соединен с входом выбора операции первого сумматоравычитателя,отличающееся тем, что, с цель расширения класса решаемых задач за счет возможности вычисления гиперболических синуса и

50 косинуса комплексного переменного, в него введены регистры с четвертого по восьмой, сумматоры-вычитатели с четвертого по десятый, третий и чет55 вертый сдвигатели, второй, третий и четвертый блоки памяти, первый и второй вычитатели, коммутаторы с первоУстройство для вычисления гипер- 20 болических синуса и косинуса, содержащее три регистра, три сумматора-вычитателя, два сдвигателя, первый блок памяти, причем выходы первого, второго и третьего регистров соединены с 25 первыми информационными входами соответственно первого, второго и третьего сумматоров-вычитателей, выходы первого сумматора-вычитателя соединены с информационными входами первого регистра, выходы первого блока памяти соединены с вторыми информационными входами первого сумматора †вычитателя, выходы второго и третьего регистров соединены с информационными входами соответственно первого и второго сдвигателей, тактовый вход устройства соединен с синхрониэирующими входами первого, второго и третьего регистров и стробирующим входом

40 первого блока памяти, вход номера итерации устройства соединен с го по вос ьмой, первый и второй элементы ИГК11ЮЧЛЮЩЕЕ 11ЛИ, причем выходы четвертого, пятого и шестого регист- ров соединены с первыми информационными входами соответственно четвертого, пятого и шестого сумматоров-Bbl читателей, выходы четвертого сумматора-вычитателя соединены с информациoHHblMH входами четвертого ретистра, выходы второго блока памяти соединеHbf с вторыми информационными входами четвертого сумматора-вычитателя, выходы пятого и шестого регистров соединены с информационными входами соответственно третьего и четвертого сдвигателей, тактовый вход устройства соединен с синхрониэирующими входами четвертого, пятого и шестого регистров и стробирующим входом второго блока памяти, вход номера итерации устройства соединен с входами величины сдвига третьего и четвертого сдвигателей и первым входом группы адресных входов второго блока памяти, выход знакового разряда четвертого регистра соединен с входом выбора операции четверто го сумматора-вычит ателя, выходы третьего и четвертого блоков памяти соединены с входами вычитаемого соответственно первого и второго вычитателеи, выходы которых соединены с информационными входами соответственно седьмого и восьмого регистров, выходы которых соединены с входами уменьшаемого соответственно первого и второго вычитателей, тактовый вход устройства соединен с синхрониэирующими входами седьмого и восьмого регистров и стробирующими входа— ми третьего и четвертого блоков памяти, вход номера итерации устройства соединен с первыми входами группы адресных входов третьего и четвертого блоков памяти, выходы знаковых разрядов первого и четвертого регистров соединены соответственно с первым и вторым входами первого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, выходы знаковых разрядов седьмого и восьмого регистров соединены с вторыми входами группы адресных входов соответственно первого и второго блоков памя ги, вторыми входами группы адресных входов соответственно третьего и четвертого блоков памяти и соответственно с первым и вторым входами вторс го элемента ИСКЛЮЧАЮЩЕЕ 11Л11, выходи второго, третьего, пятого и шест < сумматоров149 76 I » читателей соединены с первыми информационными входами соответственно седьмого, восьмого, девятого и десятого сумматоров-вычитателей выходы кото5 рых соединены с информационными входами соответственно второго, трет ьего, пятого и шестого регистров, выходы перво го, в торо го, трет ьего и четвертого сдвигателей соединены с j p первыми информационными входами соответственно первого, второго, третьего и четвертого коммутаторов и вторыми информационными входами соответственно второго, первого, четвер- 15 того и третьего коммутаторов, выходы третьего, четвертого, первого и второго сдвигателей соединены с первыми

HHAopMBIjHoHHblMH входами соответственно пятого, шестого, седьмого и вось- 20 мого коммутаторов, и вторыми информационными входами соответственно шестого, пятого, восьмого и седьмого коммутаторов, выходы коммутаторов с первого по восьмой соединены с вторыMH информационными входами соответственно второго, третьего, пятого, шестогоо, седьмо го, нос ьмо ro, девято го и десятого сумматоров-вычитателей, выход знакового разряда первого регистра соединен с входами выбора операции седьмого, восьмого, девятого и десятого сумматоров-вычитателей, выход знакового разряда седьмого регистра соединен с входами выбора операции второго, третьего,. пятого и шестого сумматоров-вычитателей, выход первого элемента ИСКЛИЧАЮЩЕЕ ИЛИ соединен с управляющими входами пятого, шестого, седьмого и восьмого коммутаторов, выход второго элемента

ИСКЛЮЧАЮ111ЕЕ ИЛИ соединен с управляюшими входами первого, второго, третьего и четвертого коммутаторов.

1497615

Составитель С, Куликов

Редактор А.,Пежнина Техред N,лоданнч Корректор В. 1 ирняк

Тираж 668

Подписное

Заказ 4445/49

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-издательский комбинат Патент", г.ужгород, ул. Гагарина, 101