Устройство для приема информации

 

Изобретение относится к автоматизированным системам управления, в частности к устройству для приема информации, и может быть использовано для построения каналов приема данных сложных АСУ. Цель изобретения - повышение быстродействия и информационной гибкости устройства путем селекции каналов с высокоприоритетными сообщениями и их внеочередным обслуживанием. Устройство содержит первый 1 и второй 2 блоки памяти, первый 3 и второй 4 регистры, дешифратор 5, коммутатор 6, элементы И 7 группы, первый 8, второй 9 и третий 10 элементы задержки, первый 11 и второй 12 элементы ИЛИ, первый 13 и второй 14 каналы селекции, в первом канале селекции - первый 15 и второй 16 триггеры первой группы, первый 17, второй 18 и третий 19 триггеры второй группы, первый 20, второй 21 и третий 22 элементы И, элемент ИЛИ 23, элемент задержки 24, во втором канале селекции - первый 25 и второй 26 триггеры первой группы, первый 27, второй 28 и третий 29 триггеры второй группы, первый 30, второй 31 и третий 32 элементы И, элемент ИЛИ 33, элемент задержки 34. Устройство позволяет обслужить информационный канал с более высоким приоритетом поступившего сообщения в первую очередь, а затем, при наличии в другом канале сообщения с менее высоким приоритетом, обслужить другой информационный канал. Это в целом позволяет повысить быстродействие устройства. 2 илл.

СОЮЗ СО8ЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

„„Я0„„1495841

А1

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К А BTOPCHOMY СВИДЕТЕЛЬСТВУ

ГОСУДАРСТ8ЕННЫЙ НОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТНРЫТИЯМ

ПРИ ГКНТ СССР (21) 4327253/24-24 (22) 11.11.87 (46) 23,07.89, Бюл. ¹ 27 (72) А.Н.Романов (53) 621.398(088.8) (56) Авторское свидетельство СССР № 1203569, кл. С 08 С 19/28, 1984, (51)4 G 08 С 15/06 G 06 F 13/00

2 (54) УСТРОЙСТВО ДЛЯ ПРИЕМА ИНФОРМАЦИИ (57) Изобретение относится к автоматиэированным системам управления, в частности к устройству для приема .информации, и может быть испольэовано для построения каналов приема данных сложных АСУ. Цель иэобрете3 149584 ния — повышение быстродействия и информационной гибкости устройства путем селекции каналов с высокоприоритетными сообщениями и их внеочеред5 ным обслуживанием. Устройство содержит первый 1 и второй 2 блоки памяти, первый 3 и второй 4 регистры, дешифратор 5, коммутатор 6, элементы

И 7 группы, первый 8, второй 9 и тре- lp тий 10 элементы задержки, первый ll и второй 12 элементы ИЛИ, первый 13 и второй 14 каналы селекции, в первом канале селекции — первый 15 и второй

16 триггеры первой группы, первый 15

17, второй 18 19 триггеры второй группы, первый 20, второй 21 и третий 22 элементы И, элемент ИЛИ

23, элемент задержки 24, во втором канале селекции — первый 25 и второй

26 триггеры первой группы, первый

27, второй 28 и третий 29 триггеры второй группы, первый 30, второй 31 и третий 32 элементы И, элемент ИЛИ

33, элемент задержки 34, Устройство позволяет обслужить информационный канал с более высоким приоритетом поступившего сообщения в первую очередь, а затем, при наличии в другом канале сообщения . с менее высоким приоритетом, — другой информационный канал. Это в целом позволяет повысить быстродействие устройства, 2 ил.

Изобретение относится к автоматизированным системам управления, в частности к устройству для приема информации, и может быть использова- 25 но для построения каналов приема данных сложных АСУ.

Цель изобретения — повышение быстродействия и информационной гибкости устройства путем селекции каналов 3р с высокоприоритетными сообщениями и их внеочередным обслуживанием.

На фиг. 1 представлена блок-схема устройства; на фиг. 2- схема выполнения коммутатора, Устройство содержит первый 1 и второй 2 блоки памяти, первый 3 и второй 4 регистры, дешифратор 5, коммутатор 6, элементы И 7 группы, первый 8, второй 9 и третий 10 40 элементы задержки, первый 11 и второй 12 элементы ИЛИ, первый 13 и второй 14 каналы селекции, в первом. канале селекции первый 15 и второ" 16 триггеры первой группы, первый 17, второй 18 и третий 19 триггеры второй группы, первый 20, второй 21 и третий 22 элементы И, элемент ИЛИ 23, элемент 24 задержки во втором канале селекции, первый 25 и второй 26 триг50 геры первой группы, первый 27, второй 28 и третий 29 триггеры второй группы, первый 30, второй 31 и третий 32 элементы И, элемент ИЛИ 33, элемент 34 задержки, а также первый

35 и второй 36 информационные входы устройства, синхронизирующий вход 37 устройства, первый 38 и второй 39 управляющие входы устройства первого канала селекции, первый 40 и второй

41 управляющие входы устройства второго канала селекции, информационный выход 42 устройства и управляющий выход 43 устройства.

На фиг. 1 и 2 также показаны входы коммутатора 44-46 и 47-49, являющиеся управляющими входами коммутатора первой и второй групп, тактовый вход 50 коммутатора, информационный выход 51.

Коммутатор 5 (фиг. 2) содержит группы элементов И 52-57, группы 5860 элементов ИЛИ.

Работу системы рассмотрим на примере обслуживания двух входных каналов передачи данных, представленных входами 35, 38, 39 и 36, 40, 41.

Устройство работает следующим образом.

С приходом на входы 35 и 36 устройства двух сообщений различной категории срочности на вход 35 поступает одно информационное сообщение например, высшей категории срочности, а на вход 36 — другое информационное сообщение, например, второй категории срочности.

Категория срочности каждого входного сообщения фиксируется состоянием соответствующих триггеров 15, 16 и 25, 26 срочности.в каждом из каналов по следующему правилу:

Категория срочности Код

Первая I I

Вторая I 0

Третья 0

Четвертая О О

1495841

Лля данного примера триггеры 15 и 1б первого канала будут находиться в единичном состоянии, а во втором канале триггер 25 будет в единичном

5 состоянии, а триггер 26 — в нулевом.

В результате этого комбинацией высоких потенциалов из трех элементов И второй группы будет открыт элемент И 20, а указанной комбинации потенциалов в третьей группе будет соответствовать элемент И 31.

Импульсом синхронизации с входа

37 система запускается в работу, благодаря чему этот импульс через эле- !5 мент ИЛИ !2 поступает на соответствующие входы всех элементов И первого и второго каналов селекции.

Поскольку открыт высоким потенциалом элемент И 20, то импульс синхро- 20 низации проходит через него на единичный вход триггера 17 и устанавли" вает его в единичное состояние, фиксируя факт поступления сообщения первой категории срочности. 25

Высоким потенциалом с единичного выхода через вход 44 триггер 17 открывает по потенциальному входу группу элементов И 53, на другие 30 входы которых подано информационное сообщение с входа 37.

Параллельно низким потенциалом с нулевого выхода триггера 17 блокируются по соответствующему входу все элементы И 30-32 второго канала селекции, а импульс с выхода элемента

И 20 проходит через элемент ИЛИ 23 и задерживается элементом 24 задержки на время установки триггера 17 в единичное состояние и затем возвращает триггеры 15 и 16 в исходное состояние, а через элемент KIH 11 поступает через вход 50 коммутатора на импульсные входы элементов И 52, 45 переписывая код информационного сообщения с входа 35 через элементы

И 52, ИЛИ 58 и ИЛИ 60 на информационные входы регистра 3, куда код заносится этим же импульсом, поступаю- 50 щим на вход синхронизации регистра 3.

Признак сообщения, характеризующий его вид, расшифровывается дешифратором 5 с первого информационного выхода РегистРа 3, и дешифратор на од- 55 ном из своих выходов выдает высокий потенциал на один из элементов И ?, соответствующий виду полученного сообщения.

Тот же импульс синхронизации,задержанный элементом 8 задержки на время переходных процессов в регистре З,.поступает на первые входы элементов И 7 и проходит через открытый элемент И 7 на вход считывания фиксированной ячейки блока 1 памяти, выполненного в виде постоянного запоминающего устройства, где записан базовый адрес для записи входного сообщения, Базовый адрес с выхода блока 1 по1 ступает на информационный вход, регистра 4, куда заносится синхроимпульсом с выхода элемента 10 задержки, который задерживает импульс синхронизации на время считывания базового адреса с блока 1 памяти.

В результате на адресном входе блока 2 устанавливается адрес записи приоритетного сообщения, которое с второго информационного выхода регистра 3 записывается в блок 2 импульсом записи с выхода элемента 9 задержки, который задерживает импульс синхронизации на время установки адреса в регистре 4.

Тот же импульс записи с выхода 43 системы выдается как импульс прерывания на вход вычислительного комплекса, по которому последний переходит на подпрограмму приема и обработки полученного сообщения.

Кроме того, с выхода элемента .10 задержки импульс поступает на нулевые входы триггеров 17-19, 27-29, возвращая триггер 17 в исходное состояние и подтверждая нулевое состояние остальных, а также на сбросовый вход регистра 3, устанавливая его в нулевое состояние.

Импульс записи с выхода элемента

9 задержки поступает на другой вход элемента ИЛИ 12 и далее на соответствующие входы элементов И 20-22 и 30"

32.

Теперь открыт только элемент И 31 согласно коду !О и прием сообщения второй категории срочности осуществляется описанным образом. ,Таким образом, введение новых ysлов и элементов позволяет существенно повысить быстродействие устройства и его информационную гибкость путем селекции каналов с высокоприоритетными сообщениями и их внеочередного обслуживания.

149584! ф о р м у л а изобретения

Устройство для приема информации, содержащее коммутатор, тактовый вход

5 которого объединен с входом первого

Элемента задержки, выход которого соединен с первыми входами элементов группы, выходы которых соединены соответствующими входами первого лоха памяти, первый регистр, первый нформационный выход которого через ешифратор соединен с вторыми входаи элементов И группы, первый и втоРой элементы ИЛИ, второй блок памяти, f5 торой регистр, второй элемент заержки, выход которого является управяющим выходом устройства, о т л иа ю щ е е с я тем, что, с целью овьппения быстродействия и информа- gg ионной гибкости устройства путем се- екции каналов с высокоприоритетными ообщениями и их внеочередным обслу1 иванием, введены третий элемент заержки, первый и второй каналы се- 25 ,фекции, каждый из которых содержит первую и вторую группы триггеров, флементы И, элемент ИЛИ, элемент задержки, в каждом канале селекции единичные входы триггеров первой группы являются соответствующими управляющими входами устройства, прямой выход первого триггера первой группы соединен с первыми входами первого и

Второго элементов И, инверсный. выход первого триггера первой группы — с. йервым входом третьего элемента И, прямой выход второго триггера первой руппы - с вторыми входами первого и третьего элементов И, инверсный 4О выход второго триггера первой груп- . пы — с вторым входом второго элемен та И, выходы элементов И соединены с единичными.входами одноименных триггеров второй группы и с одноименными. 45 аркадами элемента ИЛИ, выход которого.

Ферез элемент задержки соединен со выбрасывающими входами триггеров первой группы и с соответствующими входами первого элемента ИЛИ, выход которого соединен с тактовым входом коммутатора, прямые выходы триггеров второй группы соответствующих канаАов селекции соединены с соответстЭующими входами пеРвой и втоРой

Групп управляющих входов коммутатора, Йервые и вторые информационные входы которого являются соответственно первыми и вторыми информационными входами устройства, инверсный выход первого триггера второй группы первого канала селекции соединен с третьими входами элементов И второго канала селекции, инверсный выход второго триггера — с четвертыми входами второго и третьего элементов И второго канала селекции, инверсный выход третьего триггера — с пятым входом третьего элемента И .второго канала селекции, инверсный выход перваго триггера второй группы второго канала селекции — с третьими входами второго и третьего элементов и первого канала селекции, инверсный выход второго триггера — с четвертым входом третьего элемента и первого канала селекции, первый вход второго элемента ИЛИ является синхронизирующим входом устройства, выход второго элемента ИЛИ соединен с третьим, четвертым и пятым входами соответственно первого, второго и третьего элементов И первого канала селекции и с четвертым, пятым и шестым входами соответственно первого, второго и третьего элементов И второго канала селекции, информационный выход коммутатора соединен с информационным входом первого регистра, тактовый вход коммутатора является тактовым входом первого регистра, информационные выходы первого блока памяти соединены с информационными входами второго регистра, информационные выходы которого соединены с первыми информационными входами второго блока памяти, к вторым информационным входам которого подключены вторые информационные выходы первого регистра, выход первого элемента задержки соединен через третий элемент задержки с синхронизирующим входом второго регистра, со сбрасывакицими входами триггеров второй группы первого и второго каналов селекции, сбрасывающим входом первого регистра и с входом второго элемента задержки, выход которого соединен с вторым входом второго элемента ИЛИ и с синхронизирующим входом второго блока памяти, выходы которого являются информационными выходами устройства..1495841

Фи@ 2

Составитель В.Струков

Редактор А.Шандор Техред Л.Олийнык

Корректор Э.Лончакова

Заказ 4273/49 Тираж 518 Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., д. 4!5

Производственно-издательский комбинат Патент, r. Ужгород, ул. Гагар а, и и

Гага ина 101