Устройство для вычисления дискретного преобразования фурье

 

Изобретение относится к специализированным средствам вычислительной техники и может быть использовано в аппаратуре, осуществляющей спектральную обработку сигналов с дельта-модуляцией в реальном масштабе времени. Цель изобретения - расширение области применения за счет обработки входных сигналов с линейной дельта-модуляцией. Поставленная цель достигается за счет того, что в состав устройства входят дельта-модулятор, два вычислительных блока, сумматор и блок управления, содержащий генератор таковых импульсов, два счетчика и дешифратор, а каждый из вычислительных блоков содержит узел постоянной памяти, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ, сумматор-вычитатель, мультиплексор, узел памяти и узел ключей. 2 ил.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (19) (11) А1 (51) 4 G 06 F 15/332

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

И A STGPCHGMV СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ П НТ СССР (21) 429!906/24-24 (22) 11.06.87 (46) 15,08.89. Бюл. М 30 (72) В.А.Погрибной, А.В.Тимченко и О.P.Ïðèñòàéêî (53) 681.32 (088.8) (56) Цифровые фильтры и устройства обработки сигналов на интегральных микросхемах: Справочное пособие;/Под ред. Б.Ф,Высоцкого. N. Радио и связь

1984.

Авторское свидетельство СССР

Ф 1347188, кл. G 06 F 15/332. (54) УСТРОЙСТВО ДЛЯ ВЫЧИСЛЕНИЯ ДИСКРЕТНОГО ПРЕОБРАЗОВАНИЯ ФУРЬЕ (57) Изобретение относится к специализированным средствам вычислитель-, Изобретение относится к специализированным средствам вычислительной техники и может быть использовано в аппаратуре, осуществляющей спектральную обработку сигналов с дельта-модуляцией в реальном масштабе времени.

Цель изобретения — расширение области применения эа счет вычисления дискретного преобразования Фурье (ДПФ) входного сигнала с линейной дельта-модуляцией.

На фиг. 1 представлена функциональная схема устройства для вычисления, на фиг, 2 — временные зависимости основных сигналов., Устройство для вычисления ДПФ (фиг. 1) содержит информационный вход

1, дельта-модулятор 2, вычислительной техники и может быть использовано в аппаратуре, осуществляющей спектральную обработку сигналов с дельтамодуляцией в реальном масштабе времени. Цель изобретения — расширение области применения за счет обработки входных сигналов с линейной дельтамодуляцией. Поставленная цель достигается за счет того, что в состав устройства входят дельта-модулятор, два. вычислительных блока, сумматор и блок управления, содержащий генератор тактовых. импульсов, два счетчика. и дешифратор, а каждый из вычислительных блоков содержит узел постоянной памяти, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ, сумматор-вычислитель, мультиплексор, узел памяти и узел ключей. 2 ил. ные блоки 3 и 4, сумматор 5, выход

6 действительной части результата и выход 7 мнимой части результата и блок 8 управления. Блоки 3 и 4 включают узел 9 постоянной памяти, элемейт ИСКЛЮЧАЮЩЕЕ ИЛИ-НЕ 10, сумматор". вычитатель 11, вход 12 задания кон-. станты, мультиплексор 13, узел 14 ключей и узел 15 (оперативной) памяти

Блок 8 управления образуют генератор

16 тактовых импульсов, счетчики

:17 и 18 и дешифратор 19, Устройство для вычисления ДПФ работает следующим образом.

Алгоритм работы устройства ДПФ массива отсчетов, полученного при ! частоте дискретизации Т, равной

2!в (Х(-)) = (2 (С, ЮС )-1) (Я, /. (7) 3 1501085 частоте дискретизации входного сигнала с дельта — модуляцией, записывается в виде

Действительную и мнимую части (3) преобразуем следующим образом:

М М-1 А

m l - (x)

Re )((-)) =,> е + -.,) cos — mk= I 9)+

М 1 С- - М ! к1 (л1

М-1

М-l

М-1 (5) ! (141 (19)1

Где С 9 S — суммы соответствующих величин, С 1 (1

Учитывая, что е, =2L -1, где () (l!))

L 6 О, 11, представим значения С; с) — 1)(((1))1 f S, =(2L, -l) tS(/ подстановка которых в (4) и. (5) дает следующие алгоритмы: (4) М-1

Pe(X(-)) =x„+ Р f2(I,. )9L.e )-11 (С, (, (б)

q=!

Сн3 м 29 5

Х (m f)= +?((,exp(-j -- mk) 9 (1)

М М где 5 f=(МТ ) — разрешение по частоА те;

М=Е11Т(ОIТд) число отсчетов; l0 (н7 — интервал реализации.

Примем Т =1 и заменим отсчеты

А входного сигнала апроксимациями, характеризующими сигнал в форма))е дельта-модуляции: 15

k, e. ; е, .б("I, II. (x) (xl Г

1=1

Тогда ДПФ (1) записываем в виде м ((20

Х (-) e ; ехр (-j — mk), (2)

m (91 2а

М M .где k,m,i=1 M.

Для получения алгоритма функционирования предлагаемого устройства заменим порядок суммирования в.(2).

Область изменения значений индексов суммирования на плоскости (k, i), как следует из (2), ограничена прямыми i l k M, k=i Поэтому при изме- 3( нении порядка суммирования индекс i будет меняться от 1 до М, а индекс от i до M. На основании этого получим б м

}(() =,5 „7 е(" ехр (-3 — mk) . (3)

Приведенные алгоритмы реализуются в устройстве следующим образом, Значения элементов последовательности С, 9 i=1,Ê-1, m=1 М записаны в узле 9 постоянной памяти, причем первые адресные входы блока 3 соответствуют индексу m а вторые адресные входы блока 3 — индексу i. Запись ()в)1 значений С . производится подряд, начиная с нулевого элемента памяти с номером im=l и заканчивая номером

М(М-1), а в элементы памяти с номерами (М(М-1)+19 М j9 т е. для i=M, записывается нулевое значение сигнала.

Выходы узла 9 памяти разделены на два поля, В первое поле, имеющее один разряд, записывается значение L ., а (xI ! 9ъ! во второе поле записывается значение (с!",1 f

Аналогично производится запись значений элементов последовательности ($4 ) в блоке 4.

Перед началом работы устройства необходимо обнулить узел 13 памяти и установить счетчики 17 и 18 в на чальное (единичное) состояние (цепи сброса на фиг. 1 не показаны).

Ш

Вычисление массива,ДПФ 3 (-) п(=1 М

М 9 9 производится раздельно для. действительной и мнимой частей блоками 3 и

4, Различия в функционировании указанных блоков отсутствуют, поэтому рассмотрим реализацию вычислений массива отсчетов действительной части

ДПФ, которые производятся в режиме реального времени следующим образом.

Тактовый генератор 16 генерирует непрерывную последовательность импульсов U< (фиг.2) с,частотой,, кратной частоте дискретизации Т входного сигнала в формате дельтамодуляции, f — М/Т . Импульсы U« поступают на счетчик 17, имеющей коэффи-. циент пересчета M. Импульсы переноса

U поступают на счетчик 18 с коэффициентом пересчета M и на тактовый вход дельта-модулятора 2. Модулятор

2 преобразует поступающий с шины 1 входной сигнал x(t)9 причем на одном выходе дельта-модулятора 2 формиуется дельта-последовательность

L«" 11 i ) О, (U на фиг. 2), а на другом выходе — последовательность

1501085

R =(г(ГPL. i-Ij(С,."!, i=(, m=1,й.

В следующем периоде дискретизации

Т и значение кода на разрядных выходах счетчика 18 увеличивается на единицу (i=2) и поэтому в интервалы времени (t, t1, It, t ) и т,д. укачанного периода дискретизации проис10 ходит накопление значений сигналов:

К; =Е,., +12(Т. . Я1., )-11 /C I (P i=2,, m=1,М, В результате этого после

М-1-го интервала дискретизации Т в

А ячейках узла 15 накоплено значение

15, сигнала, равное сумме в (6) для тп=1, М- l .

1 ( л ° х, > О, соответстную11(ая аппрок,! сим рующему сигналу дельта-модулятора 2. По переднему фронту сигнала

U на соответствующих выходах дельта †модулято 2 устанавливаются значения L 1 и х, Значение сигнала (11

t поступает на информационный вход

1 блока 3, т.е, на вход элемента ИСКЛЮЧАИЩЕЕ ИЛИ-НЕ 10, на другой вход которого с выхода узла 9 в циклическом порядке, задаваемом значениями кода на разрядных выходах (с) счетчика 1 7, поступают значения L .

I Ий

m=1 M (U на фиг. 2) каждый на

1 протяжении времени T>/М, Элемент 10 зьатолияет операиии перемиокеиия ситяалоз 1, QL, результат которой поступает на управляющий вход сумматора-вычитателя 11. Сигнал U является управляющим для узла 15 памяти: при высоком уровне сигнала U производится чтение из узла 15 записанного в нем значения сигнала, а при низ25 . ком уровне сигнала UI — запись в узел 15, Поэтому с учетом .установки начальных значений в интервале вре. мени ft t,) нулевое значение сигнала иэ 1-й ячейки узла 15 подается .на входы сумматора-вычитателя 11, на другие входы которого поступает сигнал с выхода узла 9, В результа те этого сумматор-вычитатель 11 выполняет операцию суммирования содержимого 1-й ячейки узла 15 со значе- 35, нием (2(L", ЯЬ )- 1) 1С; (, m 1, при чем первый интервал дискретизации Тй

I имеет индекс 1.=1, который определяется значением кода на разрядных выходах счетчика 18 °

Дешифратор 19 выделяет i=M сос.— тояние счетчика 18, поэтому, вследствие отсутствия в данном периоде дискретизации Т в интервале времени

t

15 памяти записывается соответствующее значение сигнала

В M-м интервале дискретизации TA на вь(хОде дешифратора 19 появляется сигнал U » в результате чего открыва(9 ется узел 14 клк(чей, а мультиплексор

13 переводится в положение, при котором информационные входы узла 15 подключаются к входу 12 задания логического нуля, Поэтому в интервалы времени (Го, t,j, (tz, t9)19 т.д. выходной сигнал узла 15 через сумматор-вычитатель 11 (с учетом записи в соответствующие ячейки узла 9 нулевого значения сигнала) и через открытый учел 14 ключей поступает на входы сумматора 5. На другие входы последнего в этом интервале дискретизации постуA пает значение сигнала х с выходи модулятора 2. В результате этого на выходе 6 формируется последовательность элементов действительной части массива Дйа (6) Reft(„ I, m=1,5, (о на фиг, 2), В интервалы времени

t9J, (t 9, (-4 ) и т.д., т.е. при низком уровне сигнала Ь,б, узел 15 переводится в режим записи и в ячейки m=1,M записывается нулевое значеНие сигнала, в результате чего устройство приводится в исходное состояние.

Аналогично происходит вычисление массива отсчетов мнимой части ДПФ.

m 1

Выдача массива Im X(-)), m=1,Ì (U> на фиг. 2) на выход 7 производится непосредственно с выходов открытого (в M-м периоде дискретизации) узла

14 ключей одновременно с формированием массива действительной части

ДПй Re)3((-) 1, что обеспечивает форми-.

М 1

1501085 рование значений массива мнимой части согласно (7), Формула изобретения

Устройство для вычисления дискретного преобразования Фурье, содержащее дельта-модулятор, блок управления, первый, второй вычислительные блоки, причем дельта-модулированный выход дельта-модулятора подключен к информационным входам первого и второго вычислительных блоков, первые и вторые адресные входы которых соответственно соединены между собой и подключены соответственно к первому и второму адресным выходам блока управления, первый тактовый выход которого подключен к первым тактовым входам первого и второго вычислительных блоков, второй тактовый выход блока управления подключен к тактовому входу дельта-модулятора, ин1 формационный вход которого являет- 25 ся информационным входом устройства, выходом мнимой части результата которого является выход второго вычислительного блока, причем каждый вычислительный блок содержит узел посто- Зо янной памяти, элемент ИСКЛЮЧА10ЩЕЕ

ИЛИ, мультиплексор и узел памяти, адресный вход которого соединен с первым адресным входом узла постоянной памяти и является первым адресным входом вычислительного блока, вторым адресным входом которого является второй адресный вход узла постоянной памяти, выход знакового разряда которо.го подключен к первому входу элемента ИСКЛ10ЧАИ1 \ЕЕ ИЛИ, второй вход кото- рого является информационным входом вычислительного блока, первым тактовым входом которого является вход управления записью-считыванием узла памяти, информационный вход которого подключен к выходу мультиплексора, первый информационный вход которого является входом задания константы, при этом блок управления содержит первый и второй счетчики и генератор тактовых импульсов, выход которого является первым тактовым выходом блока управления и подключен к счетному входу первого счетчика, выход переноса которого подключен к счетному входу второго счетчика и является вторым тактовым выходом блока управления, первым и вторым адресными выходами которого являются информационные выходы соответственно первого и второго счетчиков, о т л и ч а ю щ ее с я тем, что, с целью расширения области применения за счет обработки входных сигналов с линейной дельтамодуляцией, в него введены сумматор, в каждый вычислительный блок введены сумматор-вычитатель и узел ключей, а в блок управления введен дешифратор, при этом импульсно-кодовый выход дельта-модулятора подключен к первому входу сумматора, второй вход которого подключен к выходу первого вычислительного блока, второй .тактовый вход которого соединен с вторым тактовым входом второго вычислительного блока и подключен к третьему тактовому выходу блока управления, а выход сумматора является выходом реальной части результата устройства, причем в каждом вычислительном блоке выход элемента ИСКХПОЧАЮЦ1ЕЕ ИЛИ подключен к управляющему входу сумматора вычитателя, выход которого подключен к второму информационному входу мультиплексора и информационному входу узла ключей, выход которого является выходом вычислительного блока, вторым тактовым входом которого являются соединенные между собой управляющие входы мультиплексора и узла ключей, а выход узла памяти подключен к первому информационному входу сумматора-вычитателя, второй вход которого подключен к выходу узла постоянной памяти, при этом в блоке управления информационный выход второго счетчика подключен к входу дешифратора, выход кото- рого является третьим тактовым выходом блока управления..!

501085

Составитель А.Баранов

Техред М.Ходанич

Редактор А.Огар

Корректор Э.Лончакона ч

Заказ 4870/46 Тираж б68 Подписное

ВНИИПИ Государственного комитета о изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-издательский комбинат "Патент", г. Ужгород, ул. Гагарина, 101