Преобразователь телевизионных стандартов

 

Изобретение относится к телевидению. Цель изобретения - расширение рабочего диапазона частот входной и выходной разверток преобразуемых телевизионных сигналов за счет устранения зависимости верхней границы рабочего диапазона входной развертки от мгновенной частоты выходной развертки. Для достижения цели в преобразователь введены дополнительный коммутатор, три триггера, г-р импульсов, формирователь сигнала приоритета, два блока постоянной памяти. Преобразователь выполняет следующие функции: преобразование телевизионного стандарта, под которым понимается преобразование двух параметров телевизионного кадра-способа развертки и частоты кадров

ввод дополнительной информации в выходной видеосигнал

вывод дополнительной информации из входного видеосигнала. Преобразователь позволяет сократить затраты на разработку нестандартных телевизионных систем путем использования в них узлов стандартных телевизионных систем, подключаемых через этот преобразователь

сократить затраты на разработку телевизионных систем путем совмещения функций преобразования параметров ТВ кадра и функций ввода-вывода дополнительной информации, сократить полосу канала, требуемую для передачи ТВ сигнала

улучшить качество субъективного восприятия изображения после выделения дополнительной информации из строки активной части кадра путем восстановления в этой строке видеоинформации из одноименной строки предыдущего кадра. 2 з.п. ф-лы, 11 ил.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (l9) (И) 06591 A 1 (51) 4 04 N 01

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К А ВТОРСКОМУ СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР

f (21 ) 42 71 7 70/24-09 (22) 30. 06. 87 (46) 07,09,89. Бюл. Ф 33 (72) А.Ю.Данилов, А.А.Солоньен, В.В,Миллер и В.А.Алексеев (53) 621,397 (088.8) (56) Авторское свидетельство СССР

Ф 1016850, кл. Н 04 N 7/01, 1983. (54) ПРЕОБРАЗОВАТЕЛЬ ТЕЛЕВИЗИОННЫХ

СТАНДАРТОВ (57) Изобретение относится к телевидению, Цель изобретения расширение рабочего диапазона часто входной и выходной разверток преобразуемых телевизионных сигналов за счет устранения зависимости верхней границы рабочего диапазона входной развертки от мгновенной частоты выходной развертки. Для достижения цели н преобразователь введены дополнительный коммутатор, три триггера импульсов, формиронатель сигнала приоритета, два блока постоянной памяти, Преобразователь выполняет следующие функции; преобразование телевизионного стан»,Изобретение относится к области телевидения и может быть применено для повышения частоты кадров н малокадровых ТВ-системах, для понижения частоты кадров в системах передачи видеосигнала по узкополосным каналам связи, для преобразования способа развертки ТВ-кадра при сопряжении передающей и приемной ТВ-систем, рабо2 дарта, под которым понимается преобраэонание двух параметров телевизионного кадра-способа развертки и частоты кадров; ввод дополнительной информации в выходной видеосигнал; вывод дополнительной информации из входного нидеосигнала. Преобразователь позволяет сократить затраты на разработку нестандартных телевизионных систем путем испольэонания в них узлов стандартных телевизионных систем, подключаемых через этот преобразователь; сократить затраты на разработку телевизионных систем путем совмещения функций преобразования параметров ТВ-кадра и функций ввода-вывода дополнительной информации, сократить полосу канала, требуемую для передачи ТВ-сигнала; улучшить качество субъективного восприятия иэображения после выделения дополнительной информации иэ строки активной части кадра путем носстановления в этой строке видеоинформации иэ одноименной строки предыдущего кадра.

2 з.п.ф-лы, 11 ил. тающих с разными способами развертки ТВ-кадра, для построения систем ввода дополнительной информации в видеосигнал и вывода ее из видеосигнала, для построения приемной ТВ-системы, отображающей видеоинформацию, полученную от нескольких источников иэображений, для формирования спецэффектов, для построения устройств вво1506591 да-вывода изображений в 3ВМ в системах цифровой обработки изображений, для коммутации сигналов.

Целью изобретения является увели5 чение рабочего диапазона частот входной и выходной разверток преоГ>раэуемых телевизионных сигналов за счет устранения зависимости верхней границы рабочего диапазона входной развертки от мгновенной частоты выходной развертки.

На фиг, 1 приведена структурная электрическая схема преобразователя телевизионных стандартов; на фиг. 2 - 15 структурная электрическая схема блока управления; на фиг, 3 — структурная электрическая схема формирователя сигналов приоритета; на фиг. 4 временная диаграмма работы блока уп- 20 равления; на фиг, 5 — временная диаграмма процессов записи входного видеосигнала и считывания выходного видеосигнала; на фиг, 6 — функцион ьная электрическая схема модуля 25 дополнительного коммутатора; на фиг. 7 — функциональная электрическая схема модуля блока памяти (узла памяти); на фиг, 8 — функциональная электрическая схема модуля выходного 30 регистра; на фиг. 9 — функциональная электрическая схема коммутатора адресов; на фиг. 10 — функциональная электрическая схема блока постоянной памяти; на фиг. 11 — Функцио 35 нальная электрическая схема модуля блока постоянной памяти.

Преобразователь телевизионных стандартов содержит аналого-цифровой преобразователь (АЦП) 1, входной . 40 регистр 2, входной буферный регистр

3, дополнительный коммутатор 4, блок

5 памяти, состоящий из регистра 6 перезаписи, узла 7 памяти, выходного буферного регистра 8 и выходного ре- 45 гистра 9, цифроаналоговый преобразователь (ЦАП) 10, первый 11, второй

12, третий 13 и четвертый 14 счетчики, коммутатор 15 адресов, блок 16 управления, первый 17, второй 18, третий 19 и четвертый 20 триггеры, генератор 21 импульсов, формирователь

22 сигналов приоритета, первый 23 и второй 24 блоки постоянной памяти, блок 25 сравнения, пятый триггер 26

55 и пятый счетчик 27.

Блок 16 управления содержит первую и вторую линии 28 и 29 задержки и три ждущих мультивибратора 30-32.

Формирователь 22 сигнялоя приоритета содержит три триггера 33-35, блок 36 постоянной памяти и четыре элемента И 37-40.

Преобразователь телевизионных стандартов выполняет следующие функции: преобразование телевизионного стандарта, под которым понимается преобразование двух параметров телевизионного кадра-способа развертки и частоты кадров; ввод дополнительной информации в выходной видеосигнал; вывод дополнительной информации из входного видеосигнала.

Функция преобразования типа развертки реализуется в результате выполнения двух процессов! запись входного видеосигнала в блок 5 памяти, причем последовательность адресов записи соответствует способу развертки входного видеосигнала и записана в первом блоке 23 постоянной памяти, считывание выходного видеосигнала из блока 5 памяти, причем последовательность адресов считывания соответстцует способу развертки выходного видеосигнала и записана во втором блоке 24 постоянной памяти.

Алгоритм формирования последовательности адресов записи определяется способом развертки входного видеосигнала, а алгоритм формирования последовательности адресов считьвания — способом развертки выходного видеосигнала.

Каждому конкретному преобразованию способа развертки соотвЕтствуют строго определенные алгоритмы .формирования последовательностей адресов записи и считываний. Путем подбора соответствующих последовательностей адресов записи и считывания в блоки

23 и 24 постоянной памяти возможно введение любого способа преобразования раэверток из широкого класса возможных преобразований беэ изменения информации, записанной в этих блоках.

3а счет введения определенных последовательностей адресов записи и считывания возможно также отображение в одном телевизионном кадре нескольких изображений или фрагментов, полученных от нескольких источников, Преобразование частоты развертки достигается за счет изменения частоты считьвания выходного видеосигнала по сравнению с частотой записи входноro видеосигнала.

5 15065

Функция ввода дополнительной информации в выходной видеосигнал реализуется в результате выполнения двух процессов: занесения дополнительной

5 информации в узел 7 памяти из внеяшего устройства в режиме прямого доступа, введение занесенной дополнительной информации в заданную строку выходного видеосигнала. 10

Функция вывода дополнительной информации из входного видеосигнала реализуется в результате выполнения двух процессов: выделения дополнительной информации из входного вцдеосиг- 15 нала и записи ее в узел 7 памяти, вывода выделенной дополнительной информации из узла 7 памяти во внешнее устройство в режиме прямого доступа. 20

Для выполнения указанных функций в преобразователе телевизионного стандарта организована работа узла

7 памяти в четырех режимах для соот9 1

25 ветствующих процессов: режим записи входного видеосигнала; режим считывания выходного видеосигнала> режим прямого доступа по записи и режим прямого доступа по считыванию.

Общее адресное пространство узла

7 памяти разбито на два непересекающихся адресных пространства: адресное пространство телевизионного кадра, в котором записывается входной видеосигнал и считывается выходной видеосигнал, причем объем этого адресного пространства должен быть достаточным для хранения полкого телевизионного кадра; адресное пространство для хранения дополнителькой 40 информации, вводимой в видеосигнал и выводимой иэ видеосигнала, причем объем этого адресного пространства должен быть достаточным для хранеыия дополнительной информации. 45

Введение дополнительной информации в выходной видеосигнал осуществляется в режиме считывания выходного видеосигнала путем переключения процесса считывания из адреского пространства телевизионного кадра в адресное простракство дополнительной информации на промежуток времени, требуемый для передачи дополнительной информации.

Выделение дополнительной информации иэ входного видеосигнала осуществляется в режиме записи входного видеосигнала путем переключения процесг l записи и:3 адреcно? о пространства то левизионного кадра в адресное пространство дополнительной информации по признаку, показывающему наличие дополнительной информации во входном видеосигнале.

Преобразователь телевиэион и. х стандартов работает следующим образом, Генератор 21 импульсов генерирует импульсы с периодом, равным минимально возможному времени цикла узла 7 памяти, которые поступают на вход блока 16 управления. Сигнал, поступающий на вход блока 16 управлекия (фиг. 2), проходит на входы первой и второй линий 28 и 29 задержки и первого, второго и третьего ждущих мультивибраторов 30-32, которые выполняют функцию формирователей сигналов управления и выдают на своих выходах сигналы управления, а именно. на втором выходе блока 16 управления формируется сигнал начала цикла, в качестве которого служит сигнал, поступивший на вход блока 16 управления (фиг. 4а); на третьем выходе блока 16 управления формируется тактовый импульс конца обращения (фиг. 4д); на четвертом выходе блока 16 формируется тактовый импульс начала обращения (фиг. 4б); на первом выходе блока 16 управления формируется сигнал смены разрядов адреса (фиг. 4е), в соответствии с которым коммутатор 15 адресов подает на свой выход последовательно восемь старших и восемь младших разрядов и .збранного адреса, при этом верхний уровень сигнала соответствует старшим разрядам адреса, а низкий уровень - младшим.

Второй и третий ждущие мультивибраторы 31 и 32, выходы которых составляют групповой выход блока 16 управления, формируют сигналы синхронизации для узла 7 памяти (фиг. 4в, г), которые выполняют функцию сигналов стробирования старших и младших разрядов адреса. К узлу 7 памяти могут обращаться в трех случаях: в процессе записи входного видеосигнала, в процессе считывания выходного видеосигнала и в процессе прямого доступа от внешнего устройства, Поскольку в любом цикле обращения к узлу 7 памяти возможно выполнение только одного процесса, для избежания потерь инфор1506591

10 фиксируется сигналом с выхода третье- 25 го счетчика 13 на триггере 18. Высокий уронень сигнала на выходе тригге30

40

50

55 мации и разрешения конфликтов между процессами в случае одновременного .обращения к узлу 7 памяти вводится приоритетное обслуживание процессов, которое реализуется формирователем

22 сигналов приоритета. Каждый иэ трех случаев выставляет соответствующее требование на обслуживание. Выбор процесса записи входного видеосигнала происходит в момент перезаписи отсчетов входного видеосигнала иэ входного регистра 2 во входной буферный регистр 3. Это требование фиксируется сигналом с выхода первого счетчика 11 на триггере 17. Высокий уровень сигнала на выходе триггера

17 соответствует наличию требования записи входного видеосигнала, Выбор процесса считывания выходного видеосигнала происходит в момент перезаписи отсчетов выходного видеосигнала из выходного буферного регистра 8 в выходной регистр 9. Это требование ра 18 соответствует наличию требования считывания выходного видеосигнала. Выбор процесса прямого доступа (ТРБ ПД) н узел 7 памяти от внешнего устройства происходит в момент обращения внешнего устройства для записи или считывания дополнительной информации, Это требование фиксируется сигналом, поступающим с седьмого внешнего входа, на триггере 19. Высокий, уровень сигнала на выходе триггера

19 соответстнует наличию требования прямого доступа к узлу 7 памяти от внешнего устройства, Режимы прямого доступа для записи или считывания определяются сигналом, поступающим на четвертый вход формирователя 22 сигналон приоритета с шестого внешнего входа.

Приоритеты распределяются следующим образом: первый, наивысший, приоритет — у процесса считывания выходного видеосигнала; второй приоритет — у процесса записи входного видеосигнала; третий, самый низкий, приоритет — у процесса прямого доступа.

В начале каждого цикла обращения к узлу 7 памяти и формирователь 22 сигналов приоритета анализирует поступление к этому моменту уровня сигнала на выходах триггеров 17-19 и

20 выбирает процесс, соответствующий " самому высокому уровню,устанавливает на своих выходах управляющие сигналы, задающие режим работы для обслуживания этого процесса н данном цикле обращения, и после завершения данного цикла обращения сбрасывает выполненное требование путем перевода соответствующего триггера н нулевое состояние. В начале следующего цикла обращения снова анализируются ниды требований, как оставшиеся необслужвнными н предыдущем цикле, так и новые, поступившие н течение предыдущего цикла, и работа формирователя 22 сигналов приоритета повторяется, Анализ поступивших видов требования и установка управляющих сигналов осуществляются следующим образом.

Выходы триггеров 17-19 через пятый, седьмой и шестой входы формирователя 22 сигналов приоритета соединены с D-входами триггеров 33-35 соответственно. Первый вход формирователя 22 соединен с синхронходами этих же триггеров (фиг. 3). В начале цикла обращения к узлу 7 памяти сигналом начала цикла (фиг. 4а) производится перезапись состояний триггеров 17-19 в триггеры 33-35 соответственно. Выходы триггеров 33-35 соединены с первым, вторым и третьим входами блока

36 постоянной памяти, на четвертый вход которого через четнертый вход формирователя 22 сигналов приоритета подается сигнал с шестого внешнего входа. Блок 36 постоянной памяти предназначен для реализации управляющих выходных сигналов формирователя 22 сигналов приоритета как логических функций от сигналов требований процессов и сигналов записи/считывания (Зп/Сч) с шестого внешнего входа. Эти функции для каждой возможной комбинации входных сигналов на входах блока

36 постоянной памяти устанавливают упранляющие выходные сигналы для процесса, чье требование в данной комбинации имеет самый нысокий приоритет.

Первый, второй и третий входы блока 36 постоянной памяти предназначены для подачи сигналбв требований: записи, считывания и прямого доступа.

Единица соответствует наличию требования, нуль — отсутствию требования.

Нуль (низкий уровень сигнала) на чет55

15065 вертом входе бппка 36 постоянной памяти означает режим прямого доступа для записи, единица (высокий уровень сигнала) — режим прямого доступа для считывания.

Пятый и шестой выходы блока 36 постоянной памяти являются третьим и четвертым выхддами формирователя

22 сигналов приоритета, уровни сигналов на этих выходах задают режимы работы узла 7 памяти, коммутатора

15 адресов и дополнительного коммутатора 4. На второй вход первого эле мента И 37 поступает тактовый импульс начала обращения через третий вход формирователя 22 сигналов приоритета с четвертого выхода блока

16 управления.На вторые входы элементов И 38-40 поступает тактовый 20 импульс конца обращения через второй вход формирователя 22 сигналов приоритета с третьего выхода блока 16 управления. Выходы элементов И 37-40 предназначены для подачи импульсных 25 сигналов в зависимости от заданного режима работы.

В процессе записи входного видеосигнала кадровый синхроимпульс (фиг. 5а) поступает от генератора входной развертки с третьего внешнего входа на синхронходы первого и второго счетчиков 11 и 12 и устанавливает их в нулевое состояние. В,момент окончания кадрового синхроимпульса и начала активной части кадра . первый 11 и второй 12 счетчики освобождаются, и первый счетчик начинает считать по модулю восемь синхроимпульсы (СИ) отсчетов активной части кадра (фиг. 5б), поступающие на его тактовый вход с второго внешнего входа. Одновременно эти же СИ отсчетов поступают на тактовый вход АЦП 1, обеспечивая преобразование входного аналогового видеосигнала н восьми45 разрядные цифровые отсчеты, и на тактовый вход входного регистра 2, обеспечивая запись очередного цифрового отсчета на вход этого регистра с одновременным сдвигом на один разряд ранее записанных в нем отсчетов. Таким образом во входном регистре 2 накапливается группа из восьми отсчетов.

Через каждые восемь СИ отсчетов первый счетчик 11 ныдает на своем выходе импульс (фиг, 5в), который поступает на тактовый вход входного

91 10 буферного регистр» 3 и переписывает н него группу восьми отсчетов иэ входного регистра 2 ° Одновременно этот импульс поступает на первый вход триггера 17 в качестве сигналя требования процесса записи входного видеосигнала и устанавливает его в единичное состояние, после чего снова повторяется процесс накопления группы из восьми отсчетов во входном регистре 2. Формирователь 22 сигналов приоритета в начале цикла обращения к узлу 7 памя-и, следующего по времени после момента установления триггера в единичное состояние, производит анализ состояний триггеров 1719, Если к началу этого цикла обращения отсутствует требование с более высоким приоритетом, чем у требования процесса записи входного видеосигнала (т.е. требование процесса считывания), то данный цикл обращения отдается для выполнения процесса записи. Если же к началу данного цикла обращения наряду с требованием записи присутствует и требование считывания с более высоким приоритетом (на триггере 18), то требование записи выполняется в цикле обращения, следующем после данного. На временной диаграмме (фиг. 5) изображен последний случай.

Процесс записи группы отсчетов входного видеосигнала в цикле обращения к узлу 7 памяти выполняется. следующим образом.

Состояния триггеров 17-19 сигналом начала цикла обращения (фиг . 4а), поступающим на первый вход формирователя 22, переписываются в триггеры

33-35 (при этом триггер 18 требования процесса считывания находится в нулевом состоянии, иначе в данном цикле будет выполняться процесс считывания). После этого формирователь

22 для данной комбинации требований на триггерах 17-19, в которой требование записи имеет самый высокий приоритет, вырабатывает в соответствии с логическими функциями, реализованными в блоке 36 постоянной памяти, управляющие сигналы на своих выходах для процесса записи, На первом и втором выходах формирователя 22 устанав" ливаются низкие уровни сигналов. Сигнал с четвертого выхода формирователя

22 поступает на тактовый вход дополнительного коммутатора 4 и переклю!!

150659 чает его н режим соединения группоного информационного нхода регистра 6 перезаписи с групповым выходом вход ного буферного регистра 3. Сигнал с третьего выхода формирователя 22 поступает на соответствующий вход узла 7 памяти и переключает его н режим записи. Оба сигнала с четвертого и третьего выходов формирователя 22 поступают на первый и второй тактовые входы коммутатора 15 адресов и переключает его в режим соединения группового выхода первого блока 23 постоянной памяти с вторым группоным входом узла 7 памяти, что обеспечивает подачу на адресные входы последнего адреса записи группы отсчетон входного видеосигнала.

На первом и четвертом выходах 2р блока 36 постоянной памяти устанавливаются высокие уровни сигналов, которые приоткрывают элементы И 37 и 40. Через элемент И 37 проходит тактовый импульс начала обращения д (фиг. 4б) на второй выход формирователя 22, с которого он поступает на тактовый вход регистра 6 перезаписи и переписывает в него группу отсчетов из входного буферного регистра 3.

Сразу после этого начинается запись отсчетов иэ регистра 6 перезаписи н восемь параллельных каналов узла 7 памяти.

Состояния входного буферного регистра 3 и регистра 6 перезаписи показаны на фиг. 5г, д соответственно. Верхний уровень соответствует состоянию хранения информации регистрами, нижний уровень — безразличному состоянию. На фиг. 5е показаны следующие последовательно друг эа другом циклы)обращения к узлу 7 па" мяти. Временная диаграмма изображена для случая, когда частоты поступления требований процесса записи (фиг. 5в) и требований процесса считывания (фиг. 5и) принимают значения, равные величине, обратной удвоенному периоду цикла обращения. Входной буферный регистр 3 должен хранить информацию в промежутке между поступ лением требования процесса записи и перезаписью ее в регистр 6 перезаписи (фиг. 5г), а регистр 6 переэа55 писи должен хранить информацию н течение всего цикла обращения, который отдан для процесса записи (фиг. 5д).

l2

На временной диаграмме показан слу; чай, когда требования процессон записи и считывания поступают н течение одного цикла обращения, поэтому требонание процесса записи выполняется в цикле обращения, следующем после ближайшего к нему.

При записи отсчетов из,регистра 6 перезаписи н узел 7 памяти сигнал смены разрядов адреса (фиг. 4е), поступающий на третий тактонйй вход коммутатора 15 адресов, обеспечивает пос" ледовательную подачу на второй груп;понои вход узла 7 памяти восьми старших и восьми младших разрядов шестнадцатиразрядного адреса с ныхода первого блока 23 постоянной памяти, а сигналы синхронизации, поступающие на первый групповой вход узла

7 памяти, обеспечивают стробирование младших и старших разрядов адреса.

После окончания записи информации в узел 7 памяти в конце цикла обращения через приоткрытый элемент И

40 проходит тактовый импульс конца обращения (фиг. 4д), который через пятый выход формирователя 22 прохо- дит на тактовый вход второго счетчика 12 и увеличивает его состояние на единицу, устанавливая на выходе пер" ного блока 23 постоянной памяти тем самым новый адрес для записи следующей группы отсчетов в следующем цикле записи, Последовательное состояние второго счетчика 12 показано на фиг, 5ж, где и - номер самой последней группы иэ восьми отсчетов в активной части кадра. Этот же тактовый импульс конца обращения поступает на второй вход триггера 17 и сбрасывает его н нуль, что означает выполнение требования процесса записи входного видеосигнала. После этого триггер 17 готон зафиксировать следующее требование процесса записи, которое появится после накопления следующей группы иэ восьми отсчетов входного видеосигнала во входном регистре 2, В режиме записи входного видеосигнала элементы И 38 и 39 заперты низкими уровнями сигналов на втором и третьем выходах блока 36 постоянной памяти, поэтому на первом и шестом выходах формирователя 22 сигналов нет.

Описанный процесс записи повторяется для каждой группы из восьми отl4

6591

l3

150 счетов входного видеосигнала и течение всей активной части кадра.

В процессе вывода из входного видеосигнала передаваемой н нем дополнительной информации, которая может занимать одну или несколько строк, на девятый внешний вход посту пает от генератора СИ входного видео сигнала импульс начала передачи дополнительной информации, На десятый внешний вход поступает от того же генератора импульс конца передачи дополнительной информации. Дополнительная информация передается во входном видеосигнале во временном промежутке между моментами поступления этих импульсов.

В случае отсутствия дополнительной информации во входном видеосигнале четвертый триггер 20 имеет на выходе нулевое состояние и первый блок 23 постоянной памяти выдает последовательность адресов записи нходного видеосигнала и адресном пространстве телевизионного кадра узла 7 памяти.

В случае передачи дополнительной информации во входном видеосигнале импульс начала передачи дополнительной информации поступает с девятого внешнего входа на первый вход четвертого триггера 20, переводит его в единичное состояние, сигнал с его выхода поступает на старший адресный разряд первого блока 23 постоянной .памяти и переключает его адресное пространство, которое начинает выдаваТь последовательность адресов записи в адресном пространстве хранения дополнительной информации узла 7 памяти синхронно с изменением состояний на выходе счетчика 12, куда и записывается поступающая дополнительная информация.

В момент окончания передачи дополнительной информации импульс конца передачи дополнительной информации поступает с десятого внешнего входа на второй вход четвертого триггера

20, возвращает его н нулевое состояние, тем самым производится обратное переключение адресного пространства для дальнейшей записи входного видеосигнала в адресное пространство телевизионного кадра.

Возможно выделение дополнительной информации как из строк кадрового гасящего импульса, так и из строк активной I I c T t I K;I+ p l, 8 дачи дополнительной информации в строках активной части кадра при воспроизведении записанного н узле 7

5 памяти телевизионного кадра в тех строках, в которых в текущем кадре видеоинформация была потеряна вследствие передачи н этих строках дополнительной информации, воспроизводится нидеоинформация из соотнетстнующих строк предыдущего по времени кадра, ранее записанного в узле 7 памяти, Это гарантирует хорошее качество восстановленного изображения вследствие сильной корреляции между собой соседних по времени ТВ-кадров. После того, как выделенная дополнительная информация запишется в узле 7 памяти, 2р она извлекается оттуда н режиме прямого доступа по считыванию от внешнего устройства, В процессе считывания выходного видеосигнала кадровый СИ (фиг. 5э)

25 поступает от генератора синхроимпульсов выходной развертки с четвертого внешнего входа на синхронходы третьего и четвертого счетчиков 13 и 14 и устанавливает их н нулевое состояние. В момент окончания кадрового

СИ, которое опережает начало актинной части кадра выходного видеосигнала на шестнадцать периодов СИ отсчетов выходного видеосигнала (фиг. 5з, л), третий счетчик 13 начинает считать

З5 „ по модулю восемь синхроймпульсы отсчетов, поступающие на его тактовый вход с пятого внешнего входа от того же генератора. После поступления первых восьми СИ отсчетов сигнал с выхода счетчика 13 поступает на первый вход триггера 18 в качестве сигнала требования процесса считывания выходного видеосигнала и устанавливает его в единичное состояние ° Поскольку требование процесса считывания обладает наивысшим приоритетом, то формирователь 22 в ближайшем цикле обращения к узлу 7 памяти начинает считывание из него группы отсчетов выходного видеосигнала.

В начале цикла обращения сигналом начала цикла состояния триггеров 1719 переписываются в триггеры 33-35, 55 после чего на выходы формирователя

22 подаются управляющие сигналы, задающие режим считывания из узла

7 памяти отсчетов выходного видеосигнала. На третьем и четвертом выходах

I5 150659 формирователя 22 устанавливаются г»изкгп» (нулевой) г» высокиг» (единичный) уровни сигналов соответственно. Сигнал с третьего выхода поступает на пятьп» тактоньп вход узла 7 памяти и переключает его в режим считыван»»я, сигналы с третьего и четвертого выходов формирователя 22 поступают на первьпЪ и второй входы коммутатора 15 адресов и переключают его в режим соединения группового выхода второго блока 24 постоянной памяти с вторым групповым входом узла 7 памяти, что обеспечивает подачу на адресные входы 15 последнего адреса считывания группы отсчетов выходного видеосигнала.

После завершения считывания восьми отсчетов иэ узла 7 памяти, при котором сигнал смены разрядов адреса, поступающий на третий тактовьп» вход коммутатора 15 адресов, и сннхросигналы, поступающие на первый групповой вход узла 7 памяти, выполняют ту же функцию, что и при выполнении цикла записи, тактовьп» импульс конца обращения (фиг. 4д) проходит через элемент И 38, которьп» приоткрыт высоким уровнем сигнала на втором выходе блока 36 постоянной памяти, на первый выход формирователя 22. С этого выхода тактовый импульс конца обращения поступает на тактовый вход выходного буферного регистра 8 и записывает в него восемь»ь отсчетов, считанных из узла 7 памяти. Этот же З5 импульс поступает на тактовый вход четвертого счетчика 14 и увеличивает его состояние на единицу, устанавливая тем самым на выходе второго блока

24 постоянной памяти новый адрес для считывания следующей группы отсчетов в следующем цикле считывания, Одно» временно этот же импульс поступает на второй вход триггера 18 и сбрасы1 вает его в нуль, что означает выпол- 45 .нение требования процесса считывания.

После того, как счетчик 13 отсчитает вторые восемь СИ отсчетов, следующих по окончании кадрового СИ, импульс с выхода счетчика 13 снова Я устанавливает триггер 18 в единичное состояние для считывания следующей группы отсчетов, Одновременно в выходной регистр 9 переписываются параллельно восемь отсчетов иэ выход- 55 ного буферного регистра 8, после чего синхронно с СИ отсчетов, поступающими на первый тактовьпг вход регистра

9 и ЦАП 10, эти отсчеты последоватеяь1 !6 нс г»ьсднигаются из ныхсцснпго регистра

9 и преобразонываются я аналоговый видеосигнал.

К моменту, когда последний» восьмой отсчет выдвинется из выходного регистра 9, в выходном буферном регистре 8 хранится группа следующих восьми отсчетов, считанных из .узла 7 памяти, которая переписывается в выходной регистр 9 после выхода из него последнего восьмого отсчета, ТаКим образом обеспечивается непрерывная последовательность видеосигнала на выходе

ЦАП 10.

Последовательность сигналов с выхода третьего счетчика 13 показана на фиг. 5и. Выходной буферный регистр

8 хранит группу отсчетов между моментами окончания цикла считывания и начала развертки этой группы отсчетов в выходном регистре 9 (фиг. 5к, л).

Последовательность состояний счетчика 14 показана на фиг. 5м, где ив номер самой последней группы отсчетов в активной части кадра выходного видеосигнала, В процессе ввода дополнительной информации в выходной видеосигнал кадровый СИ поступает с четвертого внешнего входа на синхровход пятого счетчика 27 и на первый вход пятого триггера 26, который представляет собой R-вход, и устанавливает их в нулевое состояние.

На втором групповом входе блока

25 сравнения с двенадцатого внешнего входа устанавливается номер строки видеосигнала, в которую необходимо ввести дополнительную информацию.

Выход блока 25 сравнения соединен с информационным входом триггера 26, представляющим собой D-вход. Такто" вый вход пятого счетчика 17 соединен с тактовым входом пятого. триггера

26. После окончания кадрового СИ пятый счетчик 27 начинает считать строчные СИ, поступающие с одиннадцатого внешнего входа, изменяя авое состояние в момент фронта строчного

СИ. На выходе пятого счетчика 27 устанавливается номер текущей строки вьгходного видеосигнала, который поступает на первый групповой вход блока

25 сравнения.

Блок 25 сравнения сравнивает номер текущей строки с установленным на его г втором входе. Если они не равны, то на выходе блока 25 сравнения — нуль, !

15065 который сиадом строчного СИ, поступившим на тактоньп1 вход триггера 26, перезаписынается н нег(1. т.е. на выходе триггера 26 остается прежнее, 5 нулевое состояние. Когда после прихода очередного фронта строчного СИ номер текущей строки на выходе счетчика 27 станет равным установленному на двенадцатом внешнем входе, на ны- fp ходе блока 25 сравнения устанавливается единица, которая спадом строчного СИ переписывается н триггер 26, Это единичное состояние на выходе триггера 26 удерживается до конца 15 текущей строки.

Единичный сигнал с выхода триггера

26 поступает на тактовый вход второго блока 24 постоянной памяти, представляющий собой старший адресный 20 разряд, и переключает его адресное пространство, н результате чего оно начинает выдавать последовательность адресон считывания н адресном пространстве хранения дополнительной ин- 25 формации узла 7 памяти синхронно с изменением состояний на ныходе счетчика 14, откуда считывается дополнительная информация, записанная туда ранее в режиме прямого доступа по за- M писи.

Считываемая дополпительная информация поступает по той же цепи, что и считываемьп выходной видеосигнал, на выход ЦАП 10. Таким образом производится ввод дополнительной инфор35 . мации в заданную строку выходного видеосигнала.

После окончания заданной текущей строки на выходе блока 25 сравнения 4О устанавливается нуль> триггер 26 возвращается в нуленое состояние, второй блок 24 постоянной памяти переключается обратно и продолжает выданать последовательность адресов считывания выходного видеосигнала.

Процесс прямого доступа в узел

7 памяти осуществляется н двух режимах: доступ по записи и доступ по считыванию.

При появлении необходимости прямого доступа в узел памяти от внешнего устройства с седьмого внешнего входа поступает импульс требования (ТРБ ПД) на первьп1 вход триггера 19 и устанавливает его н единичное состояние, С шестого внешнего входа на четвертый вход формирователя 22 сигналон приоритета поступает сигнал ог(ределяющий сн(11м уровнем режим прямого доступа по записи или по считыванию (Зп/Сч), Требование процесса прямого доступа имеет самьп1 низкий приоритет, поэтому оно вь1полняется в том цикле обращения к узлу 7 памяти, к началу которого отсутствуют требования других процессов, т.е, к началу которого триггеры 17 и 18 находятся в нулевом состоянии, Для включения процесса прямого доступа формирователь 22 в начале цикла обращения устанавливает на сноих третьем и четвертом выходах сигналы, переключающие комму; татор 15 адресов в режим соединения второго группового входа узла 7 памяти с восьмым внешним входом, на котором устанавливается адрес, по которому необходимо произвести обращение процесса прямого доступа (Адрес

ПД). Дополнительньп1 коммутатор 4 сигналом с четвертого выхода формирователя 22 устананливается в режим соединения группового информационного входа регистра 6 перезаписи с тринадцатым внешним входом, на котором устанавливается информация, записываемая в режиме прямого доступа по записи.

Сигнал с третьего выхода формирователя 22 поступает на тактовый вход узла 7 памяти и устанавливает его, в зависимости от сигнала на шестом внешнем входе, либо н режим считывания, либо в режим записи.

Сигнал смены разрядов адреса, поступающий на третий вход коммутатора

15 адресов, и синхросигналы, поступающие на первый групповой вход узла

7 памяти, выполняют ту же функцию, что и в описанных процессах.

В случае, если выполняется процесс прямого доступа в режиме записи, тактовый импульс начала обращения с второго выхода формирователя 22 поступает на тактовый вход регистра 6 перезаписи и записывает в него информа-: цию, установленную на тринадцатом внешнем входе. Сразу после этого начинается цикл записи в узел 7 памяти, В случае, если выполняется процесс прямого доступа в режиме считывания, в узле 7 памяти выполняется цикл считывания, после чего считанная информация поступает на третий внешний выход.

19

1 П».;

В конце цикла обращения тактовый импульс концл цикла обращения поступает с шестого ныходл формирователя

22 на второй вход триггера 19 сбрл5 сынля его в нулевое состояние, л также на второй внешний выход (Сброс

ПД), что означает выполнение требования процесса прямого доступа.

Таким образом, преобраэонатель телевизионных стандартов позволяет: сократить затраты на разработку нестандартных телевизионных систем путем использования в них узлов стандартных телевизионных систем, подключаемых через этот преобразователь; сократить затраты на разработку

»левиэионных систем путем совмещения функций преобразования параметров ТВ кадра и функций ввода-вынода дополни- 20 тельной информации; сократить полосу канала, требуемую для передачи ТВсигнала, улучшить качество субъективного восприятия изображения после выделения дополнительной информа- 25 ции иэ строки активной части кадра а путем восстановления в этой строке видеоинформации из одноименной строки предыдущего кадра.

30 формула изобретения

2»1 тинто» ый вход тре» l,pão ечет »икл сое»II»»f p»f е тлк то»и>»»» их»1лс и ЦАП и»»е рн»»м тлктоным входом блока памяти и являет» я пятым входом преобрлэоватепя тепе»»»»з»»онных с та»1»тлртов, групповой

1»ыход 6floK;I уирлн.»1 1»ия первым групповым входом блока памяти, групповой выход коммутатора адресов с вторым групповым входом блока памяти, выход третьего счетчика — с вторым тактовым входом блока памяти, выход первого счетчика — с синхровходами первого триггера и входного буферного регистра, о т л и ч а ю— шийся тем, что, с целью увеличения рабочего диапазона частот входной и выходной» разверток преобразуемых телевизионных сигналов эа счет устранения зависимости верхней границы рабочего диапазона входной развертки от мгновенной частоты выходной развертки, ннедены три триггера, формирователь сигналов приоритета, дна счетчика, два блока постоянной памяти, генератор импульсов и дополнительный коммутатор, при этом групповой выход входного буферного регистра через дополнительный коммутатор соединен с третьим групповым входом блока памяти, к третьему так" товому входу которого подключены так1. Преобразователь телевизионных стандартов, содержащий последовательно соединенные аналого-цифровой преобразователь (АЦП), входной регистр и входной буферньп» регистр, а также последовательно соединенные блок памяти и цифроаналоговый »треобразонатель (ЦАП), первый счетчик, второй счетчик, коммутатор адресов, третий счетчик, блок управления, первый и второй триггеры и блок сравнения,при этом информационный вход АЦП является первым входом преобразователя телевизионных стандартов, информационный выход ЦАП вЂ” первым выходом преобразонателя телевизионных стандартов, тактовый вход первого счетчика соединен с тактовыми входами AlgI u входного регистра и является вторым входом преобразователя телевизионных стандартов, синхровход первого счетчика соединен с синхровходом второго счетчика и является третьим входом преобразователя телевизионных стандартов, синхровход третьего счетчика — четвертым входом преобразователя телевизионных стандартон, Ю

55 товые входы второго триггера и четвертого счетчика, а также первый выход формирователя сигналов приоритета, второй выход которого соединен с четвертым тактовым входом блока памяти, третий выход формирователя сигналов приоритета соединен с пятым тактовым входом коммутатора адреаов, второй тактовый вход которого подключен к тактовому входу дополнительного коммутатора и четвертому выходу формирователя сигналов приоритета, пятый выход формирователя сигналов приоритета соединен с тактовыми нходами первого триггера и второго счетчика, первый выход блока управления подключен к третьему тактовому входу коммутатора -адресов, второй, третий„ и четвертый выходы блока управления соединены соответственно с первым, вторым и третьим входами формирователя сигналов приоритета, четвертый вход которого является шестым входом

»треобразователя телевизионных стандартов, вход блока управления соедиНен с выходом генератора импульсов, пятый вход формирователя сигналов

2 1

1506591,приоритета подключен к ных< ду первого триггера, шестой вход — к выходу третьего триггера, первый вход которого является седьмым входом преобразователя телевизионных стандартов, а

5 второй вход третьего триггера соединен с шестым выходом формирователя сигналов приоритета и является вторым выходом преобразователя телевизионных стандартов, седьмой вход формирователя сигналов приоритета подключен к выходу второго триггера, групповой выход второго счетчика соединен через первый блок постоянной памяти с первым групповым входом коммутатора адресов, второй групповой вход которого является восьмым входом преобразователя телевизионных стандартов,тактовый вход первого блока постоянной 20 памяти соединен с выходом четвертого триггера, первый и второй входы которого являются соответственно девятым и десятым входами преобразователя телевизионных стандартов, синхровход 2З пятого триггера соединен с синхровходом третьего, четвертого и пятого счетчиков, тактовый вход пятого счетчика соединен с тактовым входом пятого триггера и является одиннадцатым 30 входом преобразователя телевизионных стандартов, групповой выход пятого счетчика соединен с первым групповым входом блока сравнения, второй групп повой вход котороro является двенад- 35 цатым входом прео бра зо вателя телев изионных стандартов, выход блока сравнения через пятый триггер соедийен с тактовым входом второго блока постоянной памяти, групповой вход кото- 0 рого соединен с групповым выходом четчетвертого счетчика, а групповой выход второго блока постоянной памяти подключен к третьему групповому входу коммутатора адресов, причем вы- 45 ход третьего счетчика соединен с синхровходом второго триггера, второй групповой вход дополнительного коммутатора является тринадцатым входом преобразователя телевизионных -50 стандартов, а второй групповой выход блока памяти — третьим выходом преобразователя телевизионных стандартов °

2. Преобразователь по и. I, отли чающий сятем,что блок управления содержит две линии задержки и три ждущих мультивибратора, входы которых соединены между собой и являются внешним входом и вторым внешним выходом блока управления, выходы первой и второй линий задержки являются соответственно третьим и четвертым внешними выходами блока управления, выход первого ждущего мультивибратора является первым внешним выходом блока управления, а выходы второго и третьего ждущих мультивибраторов — групповым выходом блока управления, 3. Преобразователь по п. 1, отличающий с я тем, что формирователь сигналов приоритета содержит три триггера, блок постоянной памяти и четыре элемента И, при этом первые входы первого, второго и третьего триггеров являются пятым, седьмым и шестым внешними входами формирователя сигналов приоритета соответственно, вторые их входы соединены между собой и являются первым внешним входом формирователя сигналов приоритета, выходы первого, второго и третьего триггеров подключены соответственно к первому, ВТо рому и третьему входам блока постоянной памяти, четвертый вход которого является четвертым внешним входом формирователя сигналов приоритета, с.первого по четвертый выходы блока постоянной памяти соединены соответственно с первыми входами с первого по четвертый элементов И, выходы которых являются соответственно вторым, первым, шестым и пятым внешними выходами формирователя сигналов приоритета, второй вход первого элемента И является третьим внешним входом формирователя сигналов приоритета, вторые входы второго, третьего и четвертого элементов

И соединены между собой и являются вторым внешним входом формирователя сигналов приоритета, пятый и шестой выходы блока постоянной памяти— соответственно четвертым и третьим внешними выходами формирователя сигналов приоритета.

Ъ ь ем b9 ъ ф @ с а.

b ь

43 ь ф

%

1506591,ь а, 4 с ь э,, ф Ъ ъ с ьц р, ь

1506591

Гр. наиаюЩВМ gcNpwcm3а фиг.Ф

У 4L ф

Ъ ф b

%з чь ь ф

Ч ф

Ь.

3

Ъ

Ф ь Ъ Ь

Ъ

Фиг. 5

1506591 1ъ

4

Мв Ю а ь фиг.7

° °

4

Ф

М

1 ь

Ф.

Ь.

Ф

cueipoA оды!

50659!

%ю

I5

Е3 иг.8! 50659 I

Второй групповой йоо

° ° ° ° ° °

° ° ° ° ° 4

° ° ° ° ° °

Фиг. 9 груитбсй

Вход группой

УхоР

° ° °

° ° °

° ° ° побой сиий

УЯО..А7

l 50(з 591

Составитель О. Канатчикова

Техред M. Ходанич, Корректор В.Кабацнй

Редактор О.Юрковецкая

Заказ 5449/57

Тираж 626

Подпис ное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-издательский комбинат "Патент", г. ужгород, ул. Гагарина, 101