Запоминающее устройство

 

Изобретение относится к вычислительной технике и может быть применено в централизованн ых программируемых контроллерах, предназначенных для управления техно логическими линиями и оборудованием массового производства: металлорежущим, кузнечно-прессовым, литейным и др. Цель изобретения состоит в расширении области применения устройства за счет придания ему дополнительных свойств, позволяющих в пределах байта селективно производить запись и чтение битовой информации, включая иее инвертирование. Устройство содержит блок 1 управления, блоки 2 и 3 памяти, селектор 4, блок 5 контроля, блок 6 двунаправленных ключей и элемент ИСКЛЮЧАЮЩЕЕ ИЛИ 7. 5 ил.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (51) 4 G 11 С 11/00

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К А ВТОРСНОМУ СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР

1 (2i) 4261363/24-24 (22) 04,05.87 (46) 23 .09 .89 . Вюл . Р 35 (71) Харьковское научно-производственное объединение по системам автоматизированного управления (72) К.И.Диденко, В.Ю.Беседовский, А.Н.Конарев, В.A.Прокопенко и Г.К.Апдабаев (53) 681.327(088 ° 8) (56) Авторское свидетельство СССР

У 367456, кл. С 06 F 13/00, 197 1.

Авторское свидетельство СССР

Р 898502, кл. G 06 F 13/00, 1978. (54) ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО (57) Изобретение относится к вычислительной технике и может быть при„,Я0„„151 ОООО А 1

2 менено в централизованных программируемых контроллерах, предназначенных для управления технологическими линиями и оборудованием массового производства: металлорежущим, кузнечно-прессовым, литейным и др. Цель изобретения состоит в расширении области применения устррйства за счет придания ему дополнительных свойств, позволяющих в пределах байта селективно производить запись и чтение битовой информации, включая и ее инвертирование. Устройство содержит блок 1 управления, блоки 2 и 3 памяти, селектор 4, блок 5 контроля, блок

6 двунаправленных ключей и элемент

ИСКЛЮЧАЮЩЕЕ ИЛИ ?. 5 ил .

15 10010

Изобретение относится к вычислительной технике и может быть применено в централизованных программируемых контроллерах, предназначенных для управления технологическими линиями и оборудованием массового производства; металлорежущим, кузнечно-прессовым, литейным и др.

Цель изобретения — расширение области применения устройства путем обеспечения его работы с битовым форматом данных.

На фиг.1 приведена структурная схема запоминающего устройства; на фиг.2 — структурная схема блока управления; на фиг.3 — структурная схема селектора1 на фиг.4 — структурная схема блока контроля; на фиг.5 — структурная схема блока дву- 20 направленных ключей.

Запоминающее устройство содержит (фиг. 1) блок 1 управления, первый 2 и второй 3 блоки памяти, селектор 4, блок S контроля, блок 6 двунаправлен- 25 ных ключей и элемент ИСКЛЮЧАЮЩЕЕ ИЛИ

7. На фиг.1 обозначены также входы

8-11 блока 1 управления, вход "Инверсия" 12, выходы 13-22 блока управления, выход 23 блока 6, вход 24 и выходы 25 и 26 селектора 4, входы

27 и 28 и выходы 29-31 блока 5 контроля, Блок 1 управления (фиг.2) содержит программно-логическую матрицу 32, 35 представляющую собой, например, микросхему К556РТ4А, элементы ИЛИ 33-37, элементы И 38-47 и элементы 48 и

49 задержки, На фиг.2 обозначены выходы 50-52 матрицы 32 °

Селектор 4 содержит (фиг.3) регистр 53, мультиплексор 54, программно-логическую матрицу 55, представляющую собой, например„ микросхему

К573РФ2, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ 56, 45 элемент И 57 и элемент ИЛИ 58, Блок 5 контроля содержит (фиг.4) элементы НЕЧЕТНОСТИ 59 и 60, в качестве которых могут быть использованы, например, микросхемы К155ИП2, элемент И-НЕ 61 и триггер 62, Блок 6 двунаправленных ключей содержит (фиг.S) с первого по четвертый шинные формирователи 63-66, первый из которых может быть выполнен, например,. на микросхеме K155ËA8, а второй — четвертый — на микросхемах

К555АП6.

Устройство может работать с битовым, баи овым и пословным форматами информации. Формат информации задается в адресном коде старшими разрядами А12 А15 которые поступают на информационные входы матрицы 32.

Уровень "1" на выходе 50 матрицы 32 означает работу с блоком 2 в битовом формате, на выходе 5 1 — работу с блоком 3 в байтовом или пословном формате, на выходе 52 — работу с блоком 2 в байтовом формате.

Устройство работает следующим образом.

При наличии "1" на выходе 50 матрицы 32 и входе 8 устройства реализуется режим чтения бита информации из блока 2. При этом срабатывает элемент И 38 и его выходной сигнал через элемент ИЛИ 35 и выход 18 блока

1 устанавливает шинный формирователь 63 на выдачу бита из устройства, причем на вьг.оде 23 формирователя 63 в этом слу ае устанавливается уровень "111.

Кроме того, выходной сигнал элемента И 38 через элемент ИЛИ 34, выход 14 блока 1, элемент ИЛИ 58 и вы— ход 25 селектора 4 включает блок 2.

После этого байт из блока 2 пересылается в селектор 4, где через регистр 53 поступает на мультиплексор 54. Мультиплексор .54 по коду адреса

А9...А11 выделяет требуемый бит, который через элемент ИСКЛЮЧАЮЩЕЕ ИЛИ

56 затем поступает на выход 26 селектора 4 и через шинный формирователь 63 — на выход 8 устройства.

Если требуется инвертирование выбранного бита, то через вход 12 устройства на один иэ входов элемента ИСКЛ10ЧАЮЩЕЕ ИЛИ 7 подается "О™.

Так как в это время на другом его входе уже имеется "1", поступившая с выхода 23 блока 6, то на выходе элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 7 установится "1" и по ней в селекторе 4 элемент ИСКЛЮЧАЮЩЕЕ ИЛИ 56 проинвертирует выбранный бит.

Кроме того, считанный бит подвергается контролю для выявления возможной ошибки. Для этого байт по входу 27 поступает в блок 5, Элемент НЕЧЕТНОСТИ 59 в блоке 5 проверяет поступивший код на наличие ошибки и при ее отсутствии вы5

151 дает " 1", которая затем инвертируется элементом И-НЕ 6 1 и через триггер 62 поступает на выход 29 блока.

На второй вход элемента И-HE 61 в этом случае поступает также "1" с находящегося в исходном состоянии элемента НЕЧЕТНОСТИ 60.

Таким образом, отсутствию ошибки при чтении соответствует "0" на выходе 29 блока 5. При наличии "1" на выходе 50 матрицы 32 и входе 9 устройства реализуется режим записи бита в блок 2. Причем запись бита в блок 2 производится в два этапа.

На первом этапе байт, в котором ,нужно изменить бит, пересылается из блока 2 в селектор 4 для замены бита и в блок 5 для проверки на отсутствие ошибки.

На втором этапе в селекторе 4 происходит замена бита в байте, в блоке 5 — выработка контрольного разряда к байту с измененным битом, после чего происходит пересылка в блок 2 из селектора 4 байта, а из блока 5 контрольного разряда к нему.

При наличии "1" на выходе 51 матрицы 32 реализуется режим работы блока 3 с байтовым или пословным форматом. При работе с байтовым форматом с блоком 2 уровень "1" появляется на выходе 52 матрицы 32 и по.ступает на элементы И 47 и ИЛИ 34, а также через элемент ИЛИ 36 — на элементы И 44 и 45. Появившаяся "1" на выходе элемента ИЛИ 34 проходит через выход 14 блока 1, элемент ИЛИ

58 и выход 25 селектора 4 на блок 2 и включает его.

Если "1" присутствует на входе 10 устройства, то через элемент И 45 и выход 19 блока 1 включается шинный формирователь 64 блока 6 и байт из блока 2 выдается на. выход устройства.

Если " 1" присутствует на входе 11 устройства, то через элемент И 47 и выход 21 блока 1 включается шинный формирователь 65 блока 6 и байт из блока 2 выдается на выход устройства.

Запись байта в блок 2 и выработка контрольного разряда к нему производятся так же, как и при работе с блохом 3.

Формула и з о б р

Запоминающее устройство, с с щее первый и второй блоки памя блок контроля и блок управления,i рес слова", "Формат данных", "Нечетный байт" и "Четный байт" блока управления являются одноименными входами устройства, входы выбора режима первого и второго блоков памяти объединены и подключены к первому выходу блока управления, адресные входы первого и второго блоков памяти объединены и подключены к второму выходу блока управления, контрольные входы и выходы первого и второго блоков памяти соединены с соответствующими выходами и входами блока контроля, выход результата контроля блока контроля является выходом "Ошибка устройства, о т л и ч а ю щ е е с я тем, что, с целью расширения области применения устройства путем обеспечения его работы с битовым форматом данных, в него введены селектор, блок двунаправленных ключей и элемент ИС-

КЛЮЧАЮЩЕЕ ИЛИ, причем стробирующие входы селектора и блока контроля объединены и подключены к третьему выходу блока управления, вход "Адрес бита" которого является одноименным входом устройства, входы "Обращение", "Разрешение обращения" и

"Адрес бита" селектора соединены соответственно с четвертым, пятым и шестым выходами блока управления, вход.

"Результат контроля" блока управления соединен с одноименным выходом блока контроля, седьмой и восьмой выходы блока управления подключены соответственно к входам обращения к четному и нечетному байтам второго блока памяти, девятый выход бло— ка управления соединен с управляющим входом блока двунаправленных ключей, информационный вход селектора соединен с выходом элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, первый вход которого соединен с информационным выходом блока двунаправленных ключей, информационный вход которого подключен к информационному выходу селектора, управляющий выход которого соединен с входом обращения первого блока памяти, второй вход элемента

ИСКЛЮЧАЮЦЕЕ ИЛИ является входом "Инверсия" устройства, первый выход

1510010 ока управления подключен к входу ,!нхропнзации блока двунаправленных ючей„ информационные выходы первой уппы блока двунаправленных ключей

=динены поразрядно с информационш входами первой группы блока кон>ля, информационными входами пер о блока памяти и информационными дами первой группы второго блока лти, информационные выходы втогруппы блока двунаправленных клюсоединены поразрядно с информа,энными входами второй группы блока нтроля и информационными входами торой группы второго блока памяти

Р информационные выходы третьей группы блока двунаправленных ключей являются информационными выходами устройства. информационные выходы первого блока памяти подключены поразрядно к информационным входам группы селектора и информационным входам первой группы контроля, информационS ные выходы группы селектора соединены поразрядно с информационными входами первой группы блока контроля и с информационными входами первого блока памяти, информационные выходы первой группы второго блока памяти соединены поразрядно с информационными вхоцами первых групп блока контроля и блока двунаправленных ключей, информационные выходы второй группы второго блока памяти подключены поразрядно к информационным входам вторых групп блока контроля и блока двунаправленных ключей, входы третьей группы которого являются информационg() ными входами устройства

15)0010

1510010

Составитель В.Рудаков

Техред А.Кравчук Корректор ().Ципле

Редактор А.Мотыль

Заказ 5822/52 Тираж 558 Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-издательский комбинат "Патент", r. Ужгород, ул. Гагарина, 101