Устройство для сжатия и передачи информации

 

Изобретение относится к устройствам связи и может быть использовано для формирования потока безызбыточных данных о цифровых изображениях при передаче цифровых изображений с фиксированной среднеквадратической погрешностью. Целью изобретения является повышение информативности устройства при передаче цифровых изображений. Предлагаемое устройство содержит аналого-цифровой преобразователь 1, ключ 2, элементы задержки 3-6, блоки памяти 7-12, коммутатор, вычислительный блок 14, блоки оперативной памяти 15 и 27, ключ 16, блок 17 буферной памяти, реверсивный счетчик 18, блок 19 ортогонального преобразования, блок 20 постоянной памяти, элементы ИЛИ 21, 22, 23, квадратор 24, накапливающий сумматор 25, блок сравнения 26, вычислитель 28, регистр 29, блок управления 30, триггер 31. 1 з.п. ф-лы, 3 ил.

СОЮЗ СОВЕТСКИХ. . СОЦИАЛИСТИЧЕСКИХ

РЕСГ1УБЛИН

„„Я0„„1515383 . А 1 (51) 4 С 00 С 19/28

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИ11М

ПРИ ГКНТ СССР

Н А BTOPCHOMV СВИДЕТЕЛЬСТВУ

2 грешностью. Целью изобретения является повышение информативности устройства при передаче цифровых изображений. Предлагаемое устройство содержит аналого-цифровой преобразователь 1, ключ 2, элементы задержки 36, блоки памяти 7-12., коммутатор, вычислительный блок 14, блоки оперативной памяти 15 и 27, ключ 16, блок 17 буферной памяти, реверсивный счетчик

18, блок 19 ортогонального преобразования, блок 20 постоянной памяти, элеэлементы ИЛИ 21, 22, 23, квадратор

24, накапливаюций сумматор 25, блок сравнения 26, вычислитель 28, регистр

29, блок управления 30, триггер 3 1. а

1 з.п. ф-лы, 3 ил.

9 (21) 4364329/24-24 (22) 18.01.88 (46) 15. 10.89. Бюл. Р 38 (72) И.Б.Фоменко, С.М.Башевский, А.П.Караваев и Н.И.Синодкин (53) 621.398.(088.8) (56) Авторское свидетельство СССР

Р 112964 1, кл. С 08 С 19/28, 1983. (54) УСТРОЙСТВО ДЛЯ ОКАТИЯ И ПЕРЕДАЧИ

ИНФОРИАЦИИ (57) Изббретение относится к устройствам связи и может быть использовано для формирования потока безызбыточных данных о цифровых изображениях при передаче цифровых изображений с фиксированной среднеквадратической поный счетчик 18, блок 19 ортогонального преобразования, блок 20 постоянной памяти, элементы ИЛИ 21-23, квадратор 24, накапливаюший сумматор 25, блок 26 сравнения, блок 27 оперативной памяти, вычитатель 28, регистр 29, блок 30 управления,триггер 31. Вычислительный блок 14 со держит умножители 32-35, накопители

36-38, инверторы 39 и 40, сумматор

41, квадратор 42, регистр 43 °

Блок 30 управления содержит генератор 44 тактовых импульсов, элементы И 45-52, счетчики 53 и 54, триггеры 53-55, элемент ИЛИ 56. Блок

19 ортогонального преобразования представляет собой одномерный преобразователь Уолша, работаниций в режиме последовательного преобразования

Изобретение относится к устройствам связи и может быть использовано для формирования потока беэызбыточных при передаче телеметрических данных о цифровых изображениях.

Цель изобретения — повышение информативности устройства.

На фиг.1 приведена блок-схема предлагаемого устройства; на фиг.2— блок-схема вычислительного блока; на фиг.3 — блок-схема блока управления.

Устройство содержит аналого-цифровой преобразователь (АЦП) 1, первый ключ 2, элементы 3-6,задержки, блоки 7-12 памяти, коммутатор 13, вычислительный блок 14, блок 15 оперативной памяти, второй ключ 16, блок 17 буферной памяти, реверсивОПИСАНИЕ ИЗОБРЕТЕНИЯ

15183 4 рые запоминают в блоке 15. Из блока

15 через ключ 16 сигналы ортогональных спектральных компонент С подаij ют либо в квадратор 24, либо в блок

17 буферной памяти.

Сигналы спектральных компонент получают на выходе блока 15 после одномерного зигзагообразного упорядочения по номерам, выданным блоком

20 в блок 15 по командам от блока 30 управления. В накапливающем сумматоре 25 формируют сигнал, пропорциональный сумме квадратов сигналов ор15 тогональных спектральных компонент, причем суммирование начинают с наибольшего номера и ведут в направлении меньших номеров. На вычитатель

28 подают сигнал квадрата общей те20 куцей ошибки дискретизации 6 от выz

t числительного блока 14 и сигнал квадрата допустимой ошибки восстановления от блока 17 на выходе вычитателя 28 — сигнал квадрата допустимой

25. ошибки преобразования

gl 2

I и

Этот сигнал б подают на регистр 29, где запоминают. В блоке 26 произво30

Э 15 строк фрагмента в построчные спектры

Уолша.

Устройство. работает следующим образом.

Перед началом работы сигналом

"Сброс" от блока 30 управления производят установку нулевых начальных условий в блоках 15, 17, 20.и 27 памяти, вычислительном блоке 14, накапливающем сумматоре 25. Затем на вход АЦП 1 подают выборки первого фрагмента изображения. На выходе

АЦП 1 с частотой тактирующих импульсов с первого выхода блока 30 управления получают Их N р — битовых отсчетов первого фрагмента в виде параллельного кода. Ыаг дискретизации выбирают, исходя из максимальной ожидаемой частоты в спектре сигнала.

Через ключ 2 отсчеты подают на блок

7 памяти непосредственно, на блоки

8 и 9 памяти через элементы 3 и 4 задержки. В этих блоках 7-9 записывают матрицу И „ И „ отсчетов первого фрагмента ° По сигналу считывания с шестого выхода блока 30 записанные отсчеты подают на второй, третий и четвертый входы вычислительного блока 14, где по отсчетам фрагмента вычисляют ошибки дискретизации » и, по коих ч ординатам х и у »ох """ к(4 )

6%„= 62„51-Г ч(4)), z а где Gox» 6,„— дисперсии отсчетов по координатам х и у;

R „(4), Г >(4) — первые отсчеты нормированных автокорреляционных функций сигнала по координатам х и у при значении аргумента, равном шагу дискретизации а.

2 2

По значениям сигналов 6 „ и 6 ч определяют сигнал квадрата общей текущей ошибки дискретизации т

%=6rx который запоминают на регистре 43.

Отсчеты фрагмента, прошедшие через коммутатор 13, подают на блок 15, где запоминают. Ио команде с шестого выхода блока 30 управления отсчеты из блока 15 передают в блок 19 ортогонального преобразования, где определяют N N сигналов ортогональных спектральных компонент С;;, кото35

55 дят сравнение сигнала допустимой ошибки преобразования 5 с сигна1 и лом 2.С,.„, равным текущей ошибке пре2 образования 6 и,. Сравнение про1 изводят до тех пор, пока не будет выполняться условие

С б

e-(u ч) где M — количество нагов сравнения.

С выхода блока 26 сравнения при выполнении условия (+) получают сигнал, поступающий на блок 30 управления, где вырабатывают сигнал переключения выхода ключа 16 на блок 17.

В блок 17 записывают из блока 15 сигналы начальных спектральных компонент.

Реверсивный счетчик 18 определяет наибольший номер (И-И+1) сигнала спектральной компоненты, которым можно ограничить ряд сигналов существенных спектральных компонент, начиная от С,. Реверсивный счетчик 18 начинает работать одновременно с началом операции сравнения (+) и выдает результат (Б-М+1) при выполнении условия (+) по команде сигнала с выхода блока 26 сравнения. Сигнал о количестве (N-М+1) передаваемых в канал связи сигналов спектральных ком15183 6

t0

5 15 понент .с выхода реверсивного счетчика 18 подают на блок 17, где этот сигнал вместе с (N"È+1) сигналами спектральных компонент образует групповой сигнал.

Реверсивный счетчик 18 после определения величины (N-И+1) продолжает работать в режиме суммирования тактовых величин до момента переполнения °

Сигнал переполнения от реверсивного счетчика 18 подают на блок 30 управления и служит сигналом переключения устройства на обработку следующего фрагмента иэображения, записанного в блоках 10-12 памяти в течение времени обработки предыдущего фрагмента.

Формула изобретения

1 Устройство для сжатия и передачи информации, содержащее аналогоцифровой преобразователь, первый вход которого является информационным входом устройства, блок управления, первый вход которого является управляющим входом устройства, первьп, второй, третий и четвертый выходы блока управления соединены соответственно с вторым входом аналого-цифрового преобразователя, первым входом счетчика, первым входом блока ортогонального преобразования и объединенными первыми входами вычислительного блока, блока буферной памяти и сумматора, выход которого соединен с первым входом блока. сравнения, выход которого соединен с вторым входом блока управления и вторым входом счетчика,выход которого соединен с вторым входом блока буферной памяти, первый блок оперативной памяти, первый выход и первый вход которого соединены соответственно с вторым входом и выходом блока ортогонального преобразования, второй выход первого блока оперативной памяти соединен с первым входом первого ключа, первый и второй выходы которого соединены соответственно через квадратор с вторым входом сумматора и непосредственно — с третьим входом блока буферной памяти, выход которого является выходом устройства, выход вычислительного блока соединен с первым входом вычитателя, второй вход которого соединен с выходом второго блока оперативной памяти, о ти и ч а ю щ е е с я тем, что, с

55 целью повышения информативности устройства, в него введены второй ключ, триггер, элементы задержки, блоки памяти, коммутатор, блок постоянной памяти, элементы ИЛИ и регистр, вход и выход которого соединены соответственно с выходом вычитателя и вторым входом блока сравнения, выход аналого-цифрового преобразователя соединен с первым входом второго ключа, первый выход второго ключа соединен непосредственно с первым входом коммутатора и первым входом первого блока памяти и через первый и второй элементы задержки — с первыми входами соответственно второго и третьего блоков памяти, второй выход второго ключа соединен непосредственно с вторым входом коммутатора и первым входом четвертого блока памяти и через третий и четвертый элементы задержки — с первыми входами соответственно пятого и шестого блоков памяти, выходы первого — шестого блоков памяти соединены соответственно с третьим — восьмым входами коммутатора, первый, второй, третий и четвертый выходы которого соединены соответственно с вторым входом первого блока оперативной памяти, вторым, третьим и четвертым входами вычислительного блока, пятый вход которого подключен к первому выходу блока управления, пятый выход которого соединен с шестым входом вычислительного блока и первьва» входами первого, второго и третьего элементов ИЛИ, вторые входы которых подключены к четвертому выходу блока управления, шестой выход блока управления соединен с вторым входом второго ключа, третьим входом первого блока оперативной памяти, девятым входом коммутатора и входом триггера, первый и второй выходы которого соединены соответственно с вторым и третьим входами первого-шестого блоков памяти, выходы первого, второго и третьего элементов ИЛИ соединены соответственно с четвертым входом первого блока оперативной памяти, вторым входом первого ключа и входом блока постоянной памяти, выход которого соединен с пятым входом ггервого блока оперативной памяти.

2. Устройство по и. 1, о т л и ч а ю щ е е с я тем, что, вычислительный блок содержит умножители, 1515183 накопители, квадратор, инверторы, сумматор и регистр, выход которого является выходом блока, выходы первого и второго умножителей соединены с первыми входами соответственно первого И второго накопителей, выходы которых через одноименные инверторы соединены с первыми входами соответственно третьего и четвертого умножителей, выходы которых соединены соответственно с первым и вторым входами сумматора, выход которого соединен с первым входом регистра, выход квадратора соединен с первым входом третьего накопителя, выход которого соединен с вторыми входами третьего и четвертого умножителей, вторые входы регистра и накопителей

5 объединены и являются первым выходом блока, первые входы nepaoro и второго умножителей и вход квадратора объединены и являются вторым входом блока, вторые входы первого и второго

1g умножителей являются соответственно третьим и четвертым входами блока, третьи входы всех умножителей объединены и являются пятым входом блока, третьи входы всех накопителей, сумматора и регистра объединены и являются шестым входом блока.

1515183

&.4

Составитель Н.Бочарова

Редактор Ю.Середа Техред Л.Олийньис Корректор В.Кабаций

Заказ 6278/47 Тираж 518 Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, _#_-35, Раушская наб., д. 4/5

Производственно-издательский комбинат "Патент", r. Ужгород, ул. Гагарина, 101