Устройство для сопряжения процессора и видеоконтроллера



 

Изобретение относится к вычислительной технике и может быть использовано в микроЭВМ с графическим дисплеем большой разрешающей способности. Целью изобретения является повышение быстродействия и сокращение объема оборудования. Устройство содержит блок 1 оперативной памяти, мультиплексор 2 адреса, регистр 3, элемент ИЛИ 4, триггер 5, первый, второй элементы задержки 6, 7, первый, второй элементы И 8, 9. Устройство обеспечивает бесконтрольную работу процессора и видеоконтроллера через общую память. 1 ил.

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИК!

"- 1,. 2.... . " .:. (511 4 G 06 F 13/lá

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К А ВТОРСКОМУ С8ИДЕТЕЛЬСТВУ

ГОСУДАРСТ8ЕННЫЙ КОМИТЕТ

lIQ ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

flPH ГКНТ СССР

1 (21) 43788!2/24-24 (22) 15.02.88 (46) 15.11.89. Бюл. К - 42 (72) В.П. Жданов и И.А, Чапурных (53) 681.3(088.8) (56) Патент Японии Р 58-18652, кл. G 06 F 3/153, опублик. 1983 °

Авторское свидетельство СССР

Р 1287167, кл. G 06 F 13/16, 1985, (54) УСТРОЙСТВО ДЛЯ СОПРЯЖЕНИЯ „

ПРОЦЕССОРА И ВИДЕОКОНТРОЛЛЕРА (57) Изобретение относится к вычислительной технике и может быть исИзобретение относится к вычислительной технике и может быть использовано в микроЭВМ с графическим дисплеем большой разрешающей способнос; ти.

Целью изобретения является повышение быстродействия и сокращение объема оборудования.

На чертеже представлена блок-схема устройства.

Устройство содержит блок 1 опера- тивной памяти, мультиплексор 2 адреса, регистр 3, элемент 4 ИЛИ, триггер 5, первый, второй элементы задержки 6, 7, первый, второй элементы

И 8, 9, вход-выход 10 устройства для подключения шины данных процессора, выход 11 устройства для подключения информационного входа видеоконтроллера, входы 12,. 13 устройства для подключения адресных выходов процессора и видеоконтроллера, вход 14 устройства для подключения выхода синхрони„„SU„„1522225 ... A.1

2 пользовано в микроЭВМ с графическим дисплеем большой разрешающей способности. Целью изобретения является повышение быстродействия и сокращение объема оборудования. Устройство содержит блок 1 оперативной памяти, мультиплексор 2 адреса, регистр 3, элемент ИЛИ 4, триггер 5, первый, второй элементы задержки 6, 7, первый, второй элементы И 8, 9. Устройство обеспечивает бесконтрольную работу процессора и видеоконтроллера через общую память. l.ил. зации адреса видеоконтроллера, входы 15, 16 устройства для подключения выходов чтения и записи процессора, выход 17 устройства для подключения входа подтверждения обмена процессора.

Устройство работает следующим образом.

Период следования сигнала синхронизации с входа 14 делится на два такта Tl и Т2. Такт Tl отдается процессору для считывания (записи) информации из блока I оперативной памяти. Такт Т2 отдается видеоконтроллеру для считывания отображаемой информации. Видеоконтроллер считывает данные из блока 1 оперативной Памяти с частотой отображения на экране индг атора. По запросу. асинхронного доступа процессора триггер 5 с наступлением такта Tl устанавливается в единичное состояние. По сигналу с входа 14 в такте Tl мультиплексор 2

1522225 адреса передает сигнал адреса процес— сора с входа 12 на адресные входы блока 1 оперативной памяти. Длительность задержки сигнала элементом 6 задержки выбирается не менее времени пере5 ключения мультиплексора 2 адреса и ,времени установки адреса на входе блока I оперативной памяти. Если запрос асинхронного доступа процессора предназначен для записи информации в блок 1 оперативной памяти (установлен сигнал высокого уровня на входе 16), то на выходе элемента 8 И формируется импульс записи, длительность которого определяется задержкой сигнала на элементе 7 задержки. Длительность задержки сигнала. элементом 7 задержки определяется временем, необходимым для записи информации в регистр 3 из блока 1 оперативной памяти. Во время отсутствия импульса записи на выходе элемента 8 И будет высокий уро вень сигнала, по котораиу из блока 1 ! оперативной памяти будет выполняться 25 считывание информации. И если выполняется такт Т1 и есть запрос асинхрон(, ного доступа процессора, предназна-! ченный для считывания информации из блока 1 оперативной памяти (установлен сигнал считывания высокого уровня на входе 16), то считываемая информация будет записываться в регистр 3 до появления сигнала на выходе эле-., lмента 7 задержки. При этом на все ос, тальное время удержания сигнала счи тывания с входа 15 на шину данных про-!, цессора выдается информация с регистра 3. При появлении сигнала на выходе элемента 7 задержки на выходе элемента 9 И формируется сигнал подтверждения процессору на все время удержания последним запроса асичхронного доступа.

В такте Т2 мультиплексор 2 адреса передает блоку 1 оперативной памяти сигналы с шины адреса видеоконтроллера для считывания последним отображаемой информации. Основным условием обеспечения работоспособности уст- 5 ройства является превышение периода следования сигнала синхронизации длительности двух циклов обращения к блоку 1 оперативной памяти.

Ф о р м у л а и з о б р е т е н н я

Устройство для сопряжения процессора и видеоконтроллера, содержащее блок оперативной памяти, мультиплексор адреса, первый элемент И, триггер и регистр, информационный вход которого соединен с информационным выходом блока оперативной памяти и с выходом устройства для подключения информационного входа видеоконтроллера, адресный вход блока оперативной памяти соединен с выходом мультиплексора адреса, первый, второй информационные входы которого являются входами устройства для подключения адресных выходов соответственно процессора и видеоконтроллера, о т л и ч а ю щ е е с я тем, что, с целью повьш ения быстродействия и сокращения объема оборудования устройства, в него введены второй элемент И, первый, второй элементы задержки и элемент ИЛИ, первый вход которого является входом устройства для подключения выхода записи процессора и соединен с первым входом первого элемента И, второй " вход элемента ИЛИ соединен с входом синхронизации регистра и является входом устройства для подключения выхода чтения процессора„ выход элемента ИЛИ соединен с информационным входом триггера и с первым входом второго элемента И, вход синхронизации триггера и управляющий вход мультиплексора адреса являются входом устройства для подключения выхода синхронизации адреса видеоконтроллера, выход триггера через первый элемент задержки соединен с вторым входам первого элемента И и с входом второго элемента задержки, выход которого соединен с третьим входом первого элемента И, с вторым входом второго элемента И и с входом записи ре1 гистра, выход первого элемента Vi соединен с входом записи-считыва- . ния блока оперативной памяти, выход второго элемента И является выходом устройства для подключения входа подтверждения обмена процес сора, выход регистра и информационный вход блока оперативной памяти являются входом-выходом устройства для подключения шины данных процессора.

Составитель С. Бурухин

Редактор А, Долинич Техред А.Кравчук Корректор Т. Малец

Заказ 6965/47 Тираж 668 Подписное

ВНИИПИ Государственного комитета по изобрет ..ям и открытиям при ГКНТ СССР

113035, Иосква, Ж-35, Раушская наб., д. 4/5

Производственно-издательский комбинат "Патент", ° r, Ужгород, ул. Гагарина, 101

Устройство для сопряжения процессора и видеоконтроллера Устройство для сопряжения процессора и видеоконтроллера Устройство для сопряжения процессора и видеоконтроллера 

 

Похожие патенты:

Изобретение относится к вычислительной технике и предназначено для организации двухпроцессорных систем

Изобретение относится к вычислител-ьной технике и может быть использовано для увеличения объема оперативной памяти при построении вь1числит«льных систем на базе минии микроЭВМ,- Цель изобретения - расширение функциональных возможностей за счет организации работы с сегментами памяти произвольного объема и произвольного расположения в пределах адресного пространства процессора

Изобретение относится к вычислительной технике и позволяет строи,ть вычислительные системы из функцио-, нальных блокоц, подключенных к общей системной магистрали с синхронной обработкой запросов на управление и общей линией синхронизации

Изобретение относится к вычислительной технике и может быть использовано в качестве устройства для сопряжения в системах накопления и передачи информации

Изобретение относится к вычислительной технике и может быть использовано для увеличения объема оперативной памяти при построении цифровых систем на базе мини(микро)- ЭВМ, в частности, с многопользовательским , мультипрограммным режимом работы

Изобретение относится к цифровой вычислительной технике и может быть использовано в системах, имеющих несколько источников информации

Изобретение относится к области вычислительной техники и предназначено для сопряжения процессоров через общую память в микропроцессорных системах

Изобретение относится к области цифровой вычислительной техники, в частности к устройствам для сопряжения с памятью, и может быть использовано для построения систем с быстрой памятью

Изобретение относится к области вычислительной техники и может быть использовано при построении систем измерения, управления и обработки данных в реальном масштабе времени на базе мини(микро) ЭВМ

Изобретение относится к средствам обмена сообщениями электронной почты

Изобретение относится к доступу и воспроизведению информации в компьютерной системе, а более конкретно к представлению данных на основе голосового ввода, осуществляемого пользователем

Изобретение относится к способам и системам для разгрузки обработки I/O из первого компьютера во второй компьютер с помощью обеспечиваемого посредством RDMA сетевого межсоединения

Изобретение относится к управлению процессом передачи данных

Изобретение относится к способу осуществления доступа к целевому дисковому ЗУ, системе, предназначенной для расширения дисковой емкости и дисковым массивам

Изобретение относится к системам обработки, а именно к устройству и способу для принудительного применения строго упорядоченных запросов в системе слабо упорядоченной обработки

Изобретение относится к вычислительной технике, а конкретнее к распределенным моделям прикладного программирования

Изобретение относится к системам памяти, более конкретно к сигнализации между контроллером памяти и памятью в системе памяти

Изобретение относится к вычислительной технике и может быть использовано при создании управляющих вычислительных машин или систем, имеющих развитую сеть связи с внешними подсистемами

Изобретение относится к вычислительной технике и может быть использовано в различных микропроцессорных системах, в частности микроЭВМ, персональных ЭВМ, отладочных устройствах, а также в системах передачи данных по одноканальной линии связи
© Патентный поиск, поиск патентов на изобретения - FindPatent.RU 2012-2024
Политика конфиденциальности 2013-03-27T17:57:11
Наверх