Устройство для контроля цифровых блоков

 

Изобретение может быть использовано в вычислительной технике и может найти применение при разработке устройств с встроенным контролем. Цель изобретения - повышение достоверности контроля цифровых блоков путем контроля проверяемых блоков на нескольких кодовых кольцах. Процесс контроля начинается с приходом сигнала по шине 15 пуска, вследствие чего содержимое нулевой ячейки первого блока 3 памяти поступает на вторую группу входов регистра 2 сдвига, который вместе с блоком 1 сумматоров по модулю два представляет собой сигнатурный анализатор, сворачивающий выходную информацию контролируемого блока 4. Блок 7 сравнения сравнивает итоговую сигнатуру в регистре 2 сдвига с эталонной сигнатурой, содержащейся во втором блоке 6 памяти. В случае несовпадения сигнатур на выходе несравнения блока 7 сравнения появляется сигнал, который поступает на выход 10 сигнала неисправности устройства. Если сигнатуры, содержащиеся во втором блоке 6 памяти и в регистре 2 сдвига, совпадают, то сигнал с выхода сравнения блока 7 сравнения поступает на суммирующий вход счетчика 5 адреса, инициируя новый цикл работы. Если все контрольные сигнатуры совпадают с соответствующими эталонными сигнатурами блока 6 памяти, то импульс переполнения с выхода счетчика 5 адреса поступает на выход 19 исправности устройства. За счет формирования и анализа нескольких сигнатур на нескольких кодовых кольцах значительно повышается достоверность контроля. 2 ил.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБИИК

Аf (191 (III

1511 а С 06 Р 11/26

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТНРЫТИЯМ

ПРИ ГННТ СССР

Н АВТОРСНОМУ СВИДЕТЕЛЬСТВУ

1 (21) 4261496/24-24 (22) )5,06,87 (46) 07.12,89. Бюл, И- 45 (71) Казанский авиационный институт им, А.H.Òóïîëåâà (72) P.М.1 1ансуров, Е,С,Синтюрев и В.Е.Казанцев (53) 681.3(088.8) (56) Автоматика и телемеханика, 1982, У 3, 173-189, Авторское свидетельство СССР

У 1478195, кл. G 06 F ll/26, 1989 ° (54) УСТРОЙСТВО ДЛЯ КОНТРОЛЯ ЦИФРОВЫХ БЛОКОВ (57) Изобретение может быть использовано в вычислительной технике и мо2 жет найти применение при разработке устройств с встроенным контролем.

Цель изобретения — повышение достоверности контроля цифровых блоков пу. тем контроля проверяемых блоков на нескольких кодовых кольцах. Процесс контроля начинается с приходом сигнала по шине 15 пуска, вследствие чего содержимое нулевой ячейки первого блока 3 памяти поступает на вторую группу входов регистра 2 сдвига, который вместе с блоком I сумматора по модулю два представляет собой снгнатурный анализатор, сворачивакхций вы" ходную информацию контролируемого блока 4. Блок 7 сравнения сравнивает итоговую сигнатуру в регистре 2 сдвислучае несовпадения сигнатур на выходе несравнения блока 7 сравнения появляется сигнал, который поступает на выход 10 сигнала неисправности устройства. Если сигнатуры, содержащиеся во втором блоке 6 памяти и в регистре 2 сдвига, совпадают, то сигнал с выхода сравнения блока 7 сравнения поступает на суммируюп|ий

1 га с эталонной сигнатурой, содержащейся во втором блоке 6 памяти. В!

527636 4 вход счетчика 5 адреса, инициируя новый цикл работы. Если все контрольные сигнатуры совпадают с соответствующими этагп>иными сигнатурами блока 6 памяти, то импульс переполнения с вы- хода счетчика 5 адреса поступает на выход 19 исправности устройства, Sa счет формирования и анализа несколь-!

ð ких сигнатур на нескольких кодовых кольцах значительно повышается достоверность контроля, 2 ил.

Изобретение относится к вычислительной технике и может найти применение при разработке устройств для контроля цифровой аппаратуры, Цель изобретения — повышение достоверности контроля °

На фиг.1 представлена схема устройства контроля; на фиг. 2 временная диаграмма работы устройства для случая исправного контролируемого блока, Устройство содержит блок 1 сумматоров по модулю два, регистр 2 сдвига блок 3 памяти, контролируемый

30 блок 4, счетчик 5, блок 6 памяти, блок

7 сравнения, генератор 8 тактовых импульсов, элемент И 9, выход 10 сигнала неисправности устройства, элемент

ИЛИ 11 счетчик 12, триггер 13, эле9

35 мент ИЛИ 14, вход 15 пуска, вход 16 сброса, элементы 17 и IS задержки, выход 19 исправности.

Устройство работает следующим образом °

Перед началом работы в устройс во поступает сигна|| по входу 16, который проходит через элемент ИЛИ 14 и устанавливает в нулевое состояние регистр

2, сбрасывает в нулевое состояние . 45 счетчик !2, устанавливает в начальное состояние контролируемый блок 4 и в нулевое состояние триггер !3 ° Одновременно сигнал сброса устанавливает в нулевое состояние счетчик 5.

Сигнал пуска через элемент ИЛ11 11 проходит на вход считывания блока 3, вследствие чего в регистр 2 записывается содержимое нулевой ячейки блока

3. Одновременно сигнал пуска прохо55 дит через элемент 18 и поступает на . установоч||ый вход триггера 1 3. Элемент И 9 открывается, и импульсы с выхода генератора 8, проходя через элемент И 9, поступают на входы синхронизации регистра 2, контролируемого блока 4 и на суммирующий вход счетчика 12, инициируя их работу.

Двоичные числа, порождаемые автономным генератором, состоящим из регистра 2, блока 1 и контролируемого блока 4, с группы выходов регистра 2 поступают на группу входов контролируемого блока 4 и на вторую группу входов блока 1, Реакции контролируемого блока 4 на входные тестовые воздей твия поступают в виде двоичных комбинаций на первую группу входов блока 1, участвуя тем самым в формировании очередного тестового числа в регистре 2. Таким образом, регистр

2 с блоком 1 представляют собой сигнатурный анализатор, сворачивающий выходную информацию контролируемого блока 4, Через определенное количество так тов испульс с выхода переполнения счетчика 1 2 поступает на вхсд считывания блока 6 и на управляющий вход блока 7. Тем самым сравнивается число, содержащееся в регистре 2, с эталонной сигнатурой, содержащейся в нулевой ячейке блока 6. Одновременно импульс переполнения, проходя через элемент ИЛИ 14, приводит устройство в исходное состояние. При несовпадении указанных чисел на выходе несравнения блока 7 формируется сигнал, который поступает на выход 10.

Ф о р м у л а и з о б р е т е н и я

Устройство для контроля цифровых блоков, содержащее регистр сдвига, генератор тактовых импульсов, блок сумматоров по модулю два, блок срав5 !

52 нения, первый счетчик, триггер и элемент И, причем выход несравнения бло. ка сравнения является выходом неисравности устройства, о т л и ч а ю— щ е е с я тем, что, с целью повьш ения достоверности контроля, в него введены первый и второй элементы ИЛИ, первый и второй элементы задержки, первый и второй блоки памяти, второй счетчик, причем первая группа входов блока сумматора по модулю два является информацион п ми входами устройства для подключения к выхоцам контролируемого блока, выходы блока сумматоров по модулю два соединены с первой группой информационных входов регистра сдвига, разрядные выходы которого соединены с второй группой входов блока сумматоров по модулю два, с первой группой информационных входов блока сравнения и являются выходами устройства для подключения к входам контролируемого цифрового блока, выход "Равно блока сравнения соединен со счетным входом первого счетчика и входом первого элемента задержки, выход которого соединен с первым входом первого элемента ИЛИ, второй вход которого является входом пуска устройства, выход первого элемента ИЛИ соединен с входом второго элемента задержки и входом чтения

7636

6 перв or о блока и амя ти, выходы ко торого соединены с второй группой инф рмационных входов регистра сдвига, 5 разрядные выходы первого счетчика соединены с адресными входами первого и второго блоков памяти, выходы второго блока памяти соединены с второй группой информационных входов блока сравнения, выход генератора тактовых импульсов соединен с первым входом элемента И и синхровходом триггера, выход которого соединен с вторым входог-: элемента if, выход второго элемента задержки соединен с входом устновки триггера, выход элемента И является выходом устройства для подключеиия к синхровходу контролируемого цифрового блока и соединен с синхрод входом регистра сдвига и счетным входом второго счетчика, выход заема которого соединен с входом чтения второго блошья памяти, входом разрешения блока сравнения и первым входом второго элемента ИЛИ, выход которого соединен с входами сбросов триггера, второго счетчика, регистра сдвига, второй вход второго элемента ИЛИ является входом начальной установки ус-ройства и соединен с входом уста новки перво1 о счетчика, выход заема которого яв., яется выходом исправности устройства.

1527636

f3

1Г.7

17, 11

1g

Составитель В,Лесненко

Редактор В,Петраш Техред Л.Сердюкова Корректор В. Кабяпий

Заказ 7511/53 Тираж 668 Подписное

ВНИИПИ Государственного комитета по изобретениям н открытиям прн ГКНТ СССР

113035, Москва, Ж-35, Раушская наб °, д. 4/5

Производственно-издательский комбинат "Патент", r. Ужгород, ул. Гагарина, 101