Запоминающее устройство

 

Изобретение относится к вычислительной технике, а именно к запоминающим устройствам. Цель изобретения - повышение быстродействия устройства за счет возможности одновременной записи и считывания информации. Устройство содержит блоки памяти 1 и 2, регистр числа 3, регистр адреса 4, счетчик 5, коммутаторы 6 и 7, триггер 8. В устройство введены второй блок памяти, два коммутатора, счетчик и триггер, что позволяет одновременно записывать информацию в один из блоков памяти и считывать ранее записанную из другого блока памяти. 1 ил.

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИК

„„SU„„ I 529287

А1 (51)4 G 11 С 11/00

ГОСУДАРСТВЕННЫЙ НОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТНРЫТИЯМ

ПРИ ГКНТ СССР

ОПИСАНИЕ ИЗОБРЕТЕНИЯ .:.", Н д ВТОРСИОМУ СВИДЕТЕЛЬСТВУ

1 (21) 4343394/24-24 (22) 17.11.87 (46) 15.12.89. Бюл. Р 46 (72) А.А.Мельник (53) 681.327.66 (088.8) (5Ü) Каган Б.М.Электронные вычисли- . тельные машины. М., 1979, с. 112.

Шигин А.Г. и Дерюгин Л.А, Цифровые вычислительные машины. М., 1975, с. 10. ( (54) ЗЛП01 ИНА1ИЦЕЕ УСТРОЙСТВО (57) Изобретение относится к вычислительной технике, а именно к запоми2 нающим устройствам. Цель изобретения — повышение быстродействия устройства за счет возможности одновременной записи и считывания информации. Устройство содержит блоки памяти 1 и 2, регистр числа 3, регистр адреса 4, счетчик 5, коммутаторы 6 и 7, триггер 8. В устройство введены.второй блок памяти, два коммутатора, счетчик и триггер, что позволяет одновременно записывать информацию в один пз блоков памяти и считывать ранее записанную из другого блока памяти. 1 ил.

1529287

Изобретение относится к вычисли тельной технике и предназначено для построения запоминающих устройств в цифровой вычислительной технике (ЦВИ), Целью изобретения является повышения быстродействия запоминающего устойства, Па чертеже изображена структурная хема запоминающего устройства. 10

Устройство содержит блоки 1 и 2 амяти, регистр 3 числа, регистр 4 ,цреса, счетчик 5, коммутаторы 6 и 7, риггер 8, вход 9 числа, вход 10, ход 11 адреса, вход 12 записи масивов, вход l3 обращения.

Устройство работает следующим обаэом °

Пусть в начальный момент времени

1 лок 1 памяти работает в режиме счиывания, а блок 2 памяти — в режиме аписи. С приходом нового массива по ходу 12 в устройство поступает сигыл, сбрасывающий в нулевое состояние счетчик и триггер 8 в противопоожное состояние, сигналы с выхода оторого переключают блоки 1 и 2 па)яти соответственно в режимы записи считывания. По первому сигналу об1ащения в регистр 3 числа записыватся поступающее по входу 9 число но- . ого массива, а в регистр 4 — поступа щий по входу 11 адрес, указывающий омер ячейки блока 1 памяти, в кото1 ую должно записываться первое число. рес иэ регистра 4 через коммутатор управляемый инверсным выходом три) repa 8, проходит на адресные входы (лока 1 памяти. По следуюцему сиг налу обращения в блок 1 памяти эапи40 дывается первое число нового массифа, в регистр 3 записывается второе исло нового массива, а регистр 4 адрес ячейки, куда оно должно быть фаписано. В дальнейшем при каждом фбращении в блок памяти записывается исло нового массива, а в регистры 3

4 4 поступают соответственно последующее число и его адрес. Одновре)Иенно из блока 2 памяти считывается

50 ранее накопленный массив чисел по последовательным адресам, формируе мым в счетчике 5 и проходящим через

:коммутатор 7, который управляется сигналом с прямого выхода триггера 8.

После записи нового массива в блок

55 памяти и считывания ранее принятого из блока 2 памяти в устройство поступает следующий массив чисел, сопровождаемый сигналом, поступающим по входу 12 записи. Этот сигнал сбрасывает счетчик 5 в нулевое состояние, а также переключает триггер 8. Сигналы с триггера 8 устанавливают блок

1 памяти в режим считывания, блок 2 памяти — в режим записи, подключают к адресным входам блока 1 памяти выход счетчика 5 через коммутатор 6, а к адресным входам блока 2 памятивыход регистра 4 через коммутатор 7, т.е. блоки l и 2 памяти меняются местами, а, в дальнейшем их работа происходит аналогично описанной.

Формула и з обретения

Запоминающее устройство, содержащее блок памяти, регистр числа, регистр адреса, причем информационные входы регистра числа и регистра адреса являются соответственно информационными и адресными входами устройства, выход регистра числа соединен с информационнйми входами блока памяти, о т л и ч а ю щ е е с я тем, что, с целью повышения быстродействия устройства, в него введен второй блок памяти, счетчик, первый и второй коммутаторы, триггер, причем информационные входы второго блока памяти соединены с соответствующими входами первого блока памяти, входы обращения первого и второго блоков па- мяти объединены и подключены к входам записи регистра числа и регистра адреса, к тактовому входу счетчика и являются входом обращения устройства, выходы первого и второго блоков памяти объединены и являются информационными выходами устройства, адресные входы первого блока памяти соединены с выходами первого коммутатора, первые информационные входы которого соединены с выходами ре-. гистра адреса и первыми информационными входами второго коммутатора, вторые информационные входы первого коммутатора соединены с выходами счетчика и вторыми информационными входами второго коммутатора, выходы которого соединены с адресными входами второго блока памяти, тактовый вход триггера соединен с входом сброса счетчика и является входом записи массивов устройства, прямой выход триггера соединен с входом кода операции первого блока памяти и управляющим входом второго коммутатора, ин5 !529287 6 версньш выход триггера соединен с памяти и управляющим входом второго входом кода операции второго блока коммутатора.

Составитель А.Еремеев

Редактор Е.Копча Техред Л.Олийнык

Корректор С.Черни

Заказ 7748/48 Тираж 558 Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям прн ГКНТ CC(:Ð

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-издательский комбинат "Патент", г.ужгород, ул. Гагарина,1О1