Делитель частоты следования импульсов с дробным коэффициентом деления

 

Изобретение относится к импульсной технике и может быть использовано в устройствах автоматики и вычислительной техники и в синтезаторах частоты. Цель изобретения - расширение диапазона изменения коэффициента деления за счет обеспечения возможности деления на коэффициент, меньший единицы при одновременном упрощении устройства-достигается путем введения в делитель частоты счетчиков 10, 11 импульсов, регистра 12 памяти и образования новых функциональных связей. Кроме того, делитель частоты содержит генератор 1 импульсов, регистры 2, 3 памяти, сумматоры 4, 5, делитель 6 частоты, блок 7 сравнения, счетчик 8 импульсов, шины 9, 13, 14, 15 выходную, входную, разрешения, задания коэффициента деления соответственно. 1 з.п. ф-лы, 2 ил.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (511 4 Н 03 К 23/66

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К А ВТОРСКОМУ СВИ4ЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И O PbITHRM

ПРИ ГКНТ СССР (21 ) 441 1 718/24-21 (22) !8 ° 04.88 (46) 15.12.89. Бюл. У 46 (71) Институт физиологии им.А.И.Караева (72) А.В.Кнопф (53) 621.374(088.8) (56) Авторское свидетельство СССР

У 272688, кл. Н 03 К 23/00, 1982.

Авторское свидетельство СССР

М 1170611, ст 30.07.85. кл. Н 03 К 23/66, 1985. (54) ДЕЛИТЕЛЬ ЧАСТОТЫ СЛЕДОВАНИЯ ИМПУЛЬСОВ С ДРОБНЫМ КОЭФФИЦИЕНТОМ ДЕЛЕНИЯ (57) Изобретение относится к импульсной технике и может быть использовано в устройствах автоматики и вычис13

„.80„„1529451 А 1 лительной техники и в синтезаторах частоты. Цель изобретения — расширение диапазона .изменения коэффициента деления за счет обеспечения воэможности деления на коэффициент меньший единицы при одновременном упрощении устройства — достигается путем введения в делитель частоты счетчиков 10, ll импульсов, регистра 12 памяти и образования новых функциональных связей. Кроме того, делитель частоты содержит генератор 1 импульсов, регистры 2, 3 памяти, сумматоры

4,5,делитель 6 частоты, блок 7 сравнения, счетчик 8 импульсов, шины 9, l3, 14, 15 выходную, входную, разрешения, задания коэффициента деления соответственно. 1 з.п. ф-лы, 2 ил.

1529451

Изобретение относится к импульсной технике и может быть использовано в устройствах автоматики и вычислительной техники и в синтезаторах частоты.

Цель изобретения — расширение диапазона изменения коэффициента деления за счет обеспечения возможности деления на коэффициент, меньший 10 единицы при одновременном упрощении устройства, На фиг.1 приведена структурная схема делителя; на фиг,2 — структурная схема первого сумматора. 15

Делитель частоты следования импульсов с дробным коэффициентом .деления содержит генератор 1 импульсов, первый 2 и второй 3 регистры памяти, первый 4 и второй 5 сумматоры, дели- 20 тель 6 частоты, блок 7 сравнения, первый счетчик.8.импульсов и выходную шину 9, причем информационный выход второго регистра 3 памяти соединен с первым входом первого сумматора 4, второй вход и выход блока 7 сравнения соединены соответственно с информационным выходом и входом установки нуля первого счетчика 8 импульсов, второй 10 и третий ll счетчики импульсов, третий регистр 12 памяти, входную шину 13, шину 14 разрешения и шину 15 задания коэффициента деления, причем входная шина 13 соединена с входом запуска генератора

1 импульсов, входами записи первого

2 и второго 3 регистров памяти и вхо.

It It дами установки в 0 второго и третьего счетчиков импульсов, шина 14 разрешения соединена с входом установки 40 в "0" делителя 6 частоты и входом разрешения генератора 1 импульсов, выход которого соединен с суммирующими входами первого 8 и второго 10 счетчиков импульсов, информационный 45 выход второго счетчика 10 соединен с входом второго регистра 3 памяти, второй вход и выход первого сумматора 4 соединены соответственно с выходом и информационным входом третьего регистра 12 памяти, а выход переноса— с вторым входом второго сумматора 5, выход импульсов переполнения второго счетчика 10 импульсов соединен с суммирующим входом третьего счетчика 11 импульсов, информационный выход которого соединен с информационным входом первого регистра 2 памяти, выход которого соединен с первым входом второго сумматора 5, выход которого соединен с первым информационным входом блока 7 сравнения, выход которого соединен с входом записи третьего регистра 12 памяти и счетным входом делителя 6 частоты, установочный вход которого соединен с шиной 15 задания коэффициента деления, а выход — с выходной шиной 9 устройства.

Первый сумматор 4 содержит первый

l6 и второй 17 блоки суммирования, преобразователь 18 кодов, первый 19 и второй 20 входы, выход 21, выход

22 переноса, первую 23 и вторую 24 кодовые шины, причем первый 19 и второй 20 входы и вторая кодовая шина

24 соединены соответственно с первым, вторым и третьим входами первого блока 16 суммирования, выход которого соединен с первым входом второго блока 17 суммирования, а выход переноса — с выходом 22 переноса первого сумматора 4 и входом преобразователя

18 кодов, выход которого соединен с вторым входом второго блока 17 суммирования, третий вход которого соединен с первой кодовой шиной 23, а выход 21 — с выходом первого сумматора 4.

Делитель работает следующим образом.

Перед началом деления счетчики

8, 10 и II и регистры 2, 3 и 12 обнуляются (шина начальной установки на схеме не показана). Делитель 6 частоты также находится в нулевом состоянии, так как на шине 14 отсутствует сигнал разрешения.

Входная последовательность импульсов с частотой f поступает на шину 13. Генератор 1 импульсов находится в ждущем режиме, запуск его можно осуществить только при наличии сигнала разрешения на шине 14.

После подачи сигнала разрешения первый же импульс входной последовательности своим задним фронтом запускает генератор 1. Импульсы генератора I с частотой F большей, чем входная частота f, начинают поступать на суммирующие входы счетчиков

8 и 10. Поскольку на оба входа блока 7 сравнения поступают равные одно другому (нулевые) значения, с его выхода снимается сигнал установки в

"0" счетчика 8 и последний не осуществляет счет импульсов генератора 1.

5 l5

Емкость счетчика 10 равна В -1, где  — основание системы счисления, в которой задается значение коэффициента деления, n — коли.чество разрядов в дробной части коэффипиента деления (в частности, для двоичной системы счисления В = 2, а для десятичной В = 10) ° Таким образом, каж- дый В -й импульс частотной последовательности генератора l вызовет переполнение счетчика 10 и прибавление единицы к содержимому счетчика 11.

Следующий импульс, поступивший на шину 13, передним фронтом осуществит перезапись содержимого счетчиков 10 и ll соответственно в регистры 3 и 2, а задним фронтом— обнуление указанных счетчиков (имеется в виду, что потенциальные входы установки в "0" этих счетчиков соединены с выходом формирователя короткого отрицательного импульса, формирующегося по заднему фронту вход.ного импульса). Количество импульсов, поступившее с выхода генератора 1 в течение одного периода t входной импульсной последовательности, и равно N m ° В + С, где m — количество переполнений счетчика 10 О С В.

Таким образом, в регистрах 2 и 3 будут записаны значения m и С соответственно.

Цепочка, состоящая иэ регистров

3 и 12 и сумматора 4, предназначена для выполнения операций: С+О=С;

С+С=2С; С+2С=ЗС; C+iC=(i+1)С, где

i=0 1, 2, 3...

Сумматор 4 организован так, что когда сумма значений регистров 3 и

rl

12 превысит значение, равное  — 1, иэ этой суммы вычтется В, а выход переноса сумматора 4, который соедио нен с вторым входом разряда 2 сумматора 5, перейдет в активное состояние, что будет означать прибавление единицы к значению m, поступившему в сумматор 5.из регистра 2.

Таким образом, величина С представляет собой дробную часть числа, записанного в позиционной системе счисления с основанием В.

Рассмотрим работу сумматора 4.

Блоки 16 и 17 суммирования имеют одинаковую емкость, которая превыи шает величину В . На шину 23 подаето ся прямой код В, а на шину 24 — дои полнительный код Вд „. Преобразователь 18 кодов формирует на выходе

29451

55 код Вд,„, когда сумматор 16 переполняется, и на его выходе переноса появляется активный уровень. Преобразователь 18 кодов не имеет своего конструктивного исполнения и представляет собой чисто монтажное соединение выхода переноса первого блока

16 суммирования с соответствующими

k входными разрядами второго блока 17 суммирования. Обозначим сумму кодов, приходящих на первый и второй входы сумматора 4 (т.е. на входы 19 и 20) буквой S. Пока выполняется условие

S B"-1, на выходе первого блока 16 суммирования формируется код, равный

S+B„ „, а на выходе второго блока 17 суммирования — S+B,„ + =S. Когда

* n возникнет условие S>B -1, то сумма кодов S и Вд „ вызовет переполнение первого блока 16 суммирования и на его выходе сформируется код, равный

tl

S-В, а на выходе переноса сумматора

4 появится активный уровень. Сумма кодов, поступаницих на входы второго блока 17 суммирования, будет равна

$-В +Вд,„+И ", а значит, на его выходе сформируется код, равный S-В", что соответствует алгоритму работы сумматора 4. В случае задания коэффициента деления в двоичной системе счисления сумматор 4 представляет собой обычный сумматор с емкостью В -1.

3а время, равное t, --, колиВ чество импульсов, поступившее на вход счетчика 10,будет равно N

N С с

В" В"

С

В этом выражении величины m и -

В являются целой и дробной соответственно частями числа N,. Если иметь в виду, что в позиционной системе счисления с основанием В величины

С и С имеют одинаковое цифровое изображение, то это означает, что в регистрах 2 и 3 будут записаны целая и дробная соответственно части числа N,.

Деление частоты импульсов начинается после установки разрешения на шине 14 с момента прихода второго по счету импульса входной последовательности. Поскольку в регистре 2 записано число m выход блока 7 сравнения переходит в пассивное состояние и перестает удерживать в нулевом

1529451

Тш(В -С)+Т(ш+1) С

С

-T(m+ — ) .

В

С другой стороны, в идеальном случае импульсы на выходе схемы 7 сравI нения должны следовать с периодом

t Т- N Т(шв "+С), C

Тс (ш+-- ) °

В В В В

Таким образом, t, W за время

1сР о периода следования входных импульсов. В частном случае, когда С=О, з ф

Импульсы с выхода блока 7 сравнения поступают на счетный вход делиI состоянии счетчик 8, который начинает подсчитывать импульсы генератора 1 °

Блок 7 сравнивает текущее значение счетчика 8 со значением m. При равенстве этих значений выход блока

7 сравнения переходит в активное состояние, что приводит к обнулению счетчика 8 и перезаписи информации из сумматора 4 в регистр 12. Затем осуществляется новый цикл сравнения в блоке 7. Текущее значение счетчика 8 будет сравниваться со значениями m или ш+1 в зависимости от состояния выхода переноса сумматора 4.

Это означает, что на выходе блока 7 сравнения появляются импульсы через время, равное

С

T(N )Т.m t — Т" -- - или

1 О О Вп

-T(5N,1+1) Т(ш+1)=t -T „+T

С

mt +Т(1 — — )

С о В" где Т вЂ” период импульсной последовательности, поступающей с выхода генератора 1;

tN, ) m — целая часть числа N

Рассчитаем среднее значение периода следования импульсов на выходе блока 7 сравнения.

За время t периода входной импульсной последовательности на выходе этой схемы сформируется ровно В импульсов, следующих с интервалом времени t, или t,. При этом (В -С) имйульсов будут следовать с интервалами t,, а С импульсов — с интерва1

t „(B -C)+t„С

1ср и

В тела i ч;.с-. аты, который находится в рааачем режиме,так как на шине 14 установлен разрешающий сигнал.

Коэффициент деления делителя 6 частоты задается с шины 15. Фактически дробный коэффициент дел:.ния К

9 поступающий на шину 15, воспри..нмается как целое число К =Kд В

Таким образом, на выходе делителя 6 частоты, т.е. на выходной шине

9 устройства, будет формироваться импульсная последовательность с периодом ь

К л 4Р

= t КР,Р„

Частота импульсов на выходе равна

1 1 1

20 f и ц =,К К т. е. УстРой ПИХ АР bP ство осуществляет деление частоты f входных импульсов на заданный дробный коэффициент К Р.

При заданном п должно выполняться условие F i f .В и

Очевидно, что точность деления повышается с увеличением частоты F.

Максимальная абсолютная погрешность устройства равна периоду Т импульсной последовательности генератора 1, Для сравнения описанного выше и известного устройств рассмотрим конкретный пример деления на коэффициент

35 9

К = — = 1,8, приведенный в описании известного устройства. К задается в десятичной системе счнсления.

Пусть в одном периоде входной импульсной последовательности умещается 64 периода частотной последова" тельности генератора импульсов. 64 представляет собой результат возведения в степень числа 2, что является наиболее благоприятным случаем для известного устройства.

Для рассматриваемого примера опи- . санное вьппе устройство состоит примерно нз 15-17 корпусов микросхем

155 серии (здесь не учитывается гене-ратор 1 импульсов). В известном же устройстве только один управляемый фазоврашатель 16, состоящий иэ цепочек с 64 однотипными элементами, будет содержать примерно 35 корпусов микросхем 155 серии. Блок 6 сравнения кодов, состоящий из таких цепочек, даже без учета элементов Зд

1529451

1О

20

30

50 сравнения будет содержать примерно

33 корпуса микросхем 155 серии.

В том случае, когда в одном периоде входной последовательности уместится количество импульсов генератора, не равное 2, где р=0,1,2, Г 3,..., известное устройство еще более усложняется за счет усложнения блока 3 сумматоров и элементов 36.

Итак, описанный выше делитель значительно проще известного, ч это преимущество будет тем больше, чем большее количество импульсов генератора уложится в одном периоде входной частотной последовательности.

Другое преимушество описанного делителя заключается в том, что он позволяет осуществить деление частоты импульсов на коэффициент меньший единицы, т.е. на выходе делителя будут появляться импульсы с частотой большей, чем входная. А это означает, что описанный делитель может работать как умножитель частоты следо вания импульсов.

Формула изобретения

1. Делитель частоты следования импульсов с дробным коэффициентом деления, содержащий генератор импульсов, первый и второй регистры памяти, первый и второй сумматоры, делитель частоты, блок сравнения, первый счетчик импульсов и выходную шину, причем информационный выход второго регистра памяти соединен с первым входом первого сумматора, второй вход и выход блока сравнения соединены соответственно с информационным выходом и входом установки нуля первого счетчика импульсов, о т л и ч а ю— шийся тем, что, с целью расширения диапазона изменения коэффициента деления за счет обеспечения деления на коэффициент меньший единицы при одновременном упрощении делителя, в него введены второй и третий счетчики импульсов, третий регистр памяти, входная шина, шина разрешения и шина задания коэффициента деления, причем входная шина соединена с входом запуска генератора импульсов, входами записи первого и второго регистров памяти и входами установки в

"0" второго и третьего счетчиков импульсов, шина разрешения соединена с входом установки в "О" делителя частоты и входом разрешения генератора импульсов, вьосод которого соединен с суммирующими входами первого и второго счетчиков импульсов, информационный выход второго счетчика импульсов соединен с входом второго регистра памяти, второй вход и выход первого сумматора соединены соответственно с выходом и информационным входом третьего регистра памяти, а выход переноса — с вторым входом второго сумматора, причем выход переполнения второго счетчика импульсов соединен с суммирующим входом третьего счетчика импульсов, информационный выход которого соединен с информационным входом первого регистра памяти, выход которого соединен с первым входом второго сумматора, выход которого соединен с первым информационным входом блока сравнения, выход которого соединен с входом записи третьего регистра памяти и счетным входом делителя частоты, установочный вход которого соединен с шиной задания коэффициента деления а выход — с выходной шиной делителя.

2. Делитель частоты по п.1, о т— л и ч а ю шийся тем, что первый сумматор содержит первый и второй блоки суммирования, преобразователь кодов, первую и вторую кодовые шины, причем первый, второй и третий входы первого блока суммирования соединены соответственно с первым и вторым входами первого сумматора и второй кодовой шиной, выход первого блока суммирования соединен с первым входом второго блока суммирования, а выход переноса — с выходом переноса первого сумматора и входом преобразователя кодов, выход которого соединен с вторым входом второго блока суммирования, третий вход которого соединен с первой кодовой шиной, а выход — с выходом первого сумматора.

1529451

Составитель Л. Клевцова

Техред М.Дидык Корректор Л.патай

Редактор A.Ìàêoâñêàÿ,Заказ 7760/5б

Тираж 884

Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-издательский комбинат "Патент", г. Ужгород, ул. Гагарина, 101