Система для программного управления электроавтоматикой

 

Изобретение относится к автоматике и вычислительной технике и может быть использовано в микропроцессорных системах АСУТП для программной реализации управляющих алгоритмов электроавтоматики. Цель изобретения - расширение области применения. Система содержит программный блок, тактовый генератор, системный контроллер 3, буфер адреса, дешифратор адреса памяти, постоянную память, оперативную память, шинный формирователь памяти, дешифратор адреса устройств ввода/вывода, регистр, шинные формирователи ввода/вывода, шинный формирователь ввода, шинные формирователи младшего адреса и старшего адреса, шинные формирователи записи и управления, дешифратор, мультиплексор, триггер, первый-шестой элементы ИЛИ, первый-третий элементы И, одновибратор, элементы задержки, вход готовности, вохд сброса, вход чтения/записи, выходы управления и ожидания, первую - четвертую группы информационных входов, первую и вторую группы информационных выходов, выход запрета, вход запроса. Новыми элементами системы являются дешифратор, мультиплексор, пятый элемент ИЛИ, шестой элемент ИЛИ. Введение новых элементов позволяет расширить область применения системы путем введения дисциплины ускоренного перехода по критическим дугам графа управления. 2 ил., 1 табл.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (19) (!1) (5!)4 С 05 В 19/18 ю. :

11 ф .i-: ; .ф

Г

„л

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Н А BTGPCH0MY СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГННТ СССР

1 (21) 4450448/24-24 (22) 10.05.88 (46) 30.12.89. Бюл. 1! 48 (72) В.С.Харченко, Г.Н.Тимонькин, С,Н.Ткаченко, С.Ф.Тюрин, Е.В.Пугач и В.П.Улитенко (53) 621. 503. 55 (088. 8) (56) 1. Авторское свидетельство СССР

11.72455, кл. G 06 Г 15/00, )984.

2. Авторское свидетельство СССР по заявке Р 4187151/24,к)л. G 05 В 19/18, 28.07.87 (прототип).

3, Коффрон Дж.. Технические средства микропроцессорных систем. И.: И р, 1983, с. 43, 49., 4. Алексенко А.Г., Горидин А.А, Иванников A.Ä, Проектирование радиоэлектронной аппаратуры на микропроцессорах. И.: Радио и связь, 1984, с. 11, 109-110, 129. (54) СИСТЕИА ДЛЯ ПРОГРАИМНОГО УПРАВЛЕНИЯ ЭЛЕКТРОАВТО11АТИКОЙ (57) Изобретение относится к автоматике и вычислительной технике и может быть использовано в микропроцессорных системах АСУТП для программной реализации управляющих алгоритмов электроантоматики. Цель изобретения — :

Изобретение относится к автоматике и вычислительной технике и может быть использовано в микропроцессорных системах АСУТП для программной реализации управляющих алгоритмов электроавтоматики.

Цель изобретения — расширение области применения за счет обеспечения функций диагностирования.

2 расширение области применения. Систе- ма,содержит программный блок, тактовый генератор, системный контроллер, буфер адреса, дешифратор адреса памяти, постоянную память, оперативную память, шинный формирователь памяти, дешифратор адреса устройств ввода/вывода, регистр, шинные формирователи ввода/вывода, шинный формирователь ввода, шинные формирователи младшего адреса и старшего адреса, шинные формирователи записи и управления, дешифратор, мультиплексор, триггер, первый — шестой элементы ИЛИ, первыйтретий элементы И, одновибратор, элементы задержки, вход готовности, вход сброса, вход чтения/записи, выходы управления и ожидания, первую — четвертую группы информационных входов, первую и вторую группы информационных С выходов, выход запрета, вход запроса.

Новыми элементами системы являются дешифратор, мультиплексор, пятый эле- ® мент ИЛИ, шестой элемент ИПИ. Введе- Ql ние новых элементов позволяет расши- фф рить область применения системы путем Я введения дисциплины ускоренного пере-. Щ хода пп критическим дугам графа уп- ) © равления. 2 ил., ) табл. цр

Сущность изобретения заключается во введении дисциплины ускоренного перехода по критическим дугам графа управления.

Суть предложенной новой дисциплины состоит в следующем: в постоянной фиксации текущего внутреннего состояния алгоритма управления на регистре по окончанию цикла обработки входных. 153?899 сигналов состояния эле.<троавтоматики; !

is дешифрации кода вершин и весов дуг графа управления дешиф;оратором, ини 1иирующим ускоренный переход; в выводе управляющих сигналов на регистр

5 в процессе прямого доступа в память по сигналу дешифратора с учетом текущего внутреннего состояния, зафиксированного в регистре. I0

Иа фиг. 1 представл эна функциональная схема системы для программного управления электроа атоматикой; на фиг. 2 — временная диаграмма ее работы, 15

Система для программного управления электроавтоматикой содержит программный блок 1, имеющими первый и второй тактовые входы 1.,1 и 1.2, вход ! готовности 1.3, вход сброса 1,4 вы- 20 ход синхронизации 1,5, выходы адреса

1,6, выходы/входы данных 1,7, выходы управления 1.8, содержащие выход 1.8.! приема, выход 1.3,2 подтверж1

, дения захвата, вход 1.9 захвата; так- 25 товый генератор 2, имеющий вход 2 синхронизации, первый : второй тактовые вь!ходы 2,2 и 2,3, выход готовности 2. 4, выход сброса 2.5 и выход системного сброба 2 6 системный контроллер 3, имеющий выходы/входы данных 3,1, являющиеся шиной данных системы, выходы управления 3.2, яв ляющиеся шиной управления системы и содержащие в свою очередь выход

3.2.1 чтения памяти, выход 3.2.2 записи в память, выход 3,2.3 ввода,, âûõoä 3.2.4 вывода; буфер 4 адреса, имеющий выходы 4.1, являющиеся шиной адреса системы; дешифратор 5 адреса

40 памяти, имеющий выход 5.1 подключе ния блока постоянной памяти и выход

5,2 подключения блока оперативной памяти; .блок 6 постояв.ной памяти, блок 7 оперативной памяти, шинный

45 формирователь 8 памяти, дешифратор 9 адреса устройств ввод; /вывода, имеющий первый выход 9.1, второй выход

9.2 и группу выходов 5,3", perpстр 10; шинный формирователь ll ввода/вывода; шинный формирователь 12 ввода;

50 шинный формирователь 13 младшего адреса; шинйый формирователь 14 старшего адреса; шинный 15 формирователь записи, шинный формирователь 16 управления; дешифратор 17 мультиплексор

18, триггер 19, первый — шестой элементы ИЛИ 20-25; первый — третий элементы И 26 — 28; одновибратор 29, перный 30 и второй 31 элементы задержки; вход 32 готовности, вход 33 c5poc, вход 34 чтения/записи; выход 35 управления; выход 36 ожидания; первую группу информационных входов 37, содержащую подгруппу 37,1 вторую груп-. пу информационных входов 38; третью группу информационных входов .39; четвертую группу информационных входов

40; первую группу информационных выходов 41, вторую группу информационных выходов 42; выход 43 запрета; вход 44 запроса.

Назначение основных элементов системы.

Программный блок 1 предназначен для выполнения программы, т,е, последовательности команд, используемой для реализации алгоритма управления; для управления шинами микропроцессорный системы. Программный блок 1 воспринимает внешние тактовые сигналы, а также сигналы управления и генерирует сигналы адреса 1.6, данных 1,7 и управления 1,8, 36. Программный блок 1 может быть реализован например, на стандартной интегральной микросхеме

КР580ИК80А (зарубежный аналог 8080А).

Тактовый генератор 2 предназначен для формирования сигналов синхронизации программного блока 1, системного контроллера 3 и системных сигналов сброса и готовности.

Системный контроллер 3 предназначен для формирования шины управления

3.2 системы и для организации двунаправленной передачи данных по шине данных 3 ° 1, Буфер 4 адреса предназначен для формирования шины адреса 4.1 и отключения ее при активизации сигнала

I 8.2 путем перевода в высокоимпедансное состояние своих выходов/входов.

Дешифратор 5 адреса памяти предназначен для дешифрации по разрешающему сигналу с выхода элемента ИЛИ 20 адресной информации на шине адреса 4.1 для подключения по входам выбора кристалла, либо блока 6 постоянной памяти (по выходу 5,1), либо блока 7 оперативной памяти (по выходу 5,2), !

Блок 6 постоянной памяти предназначен для хранения неразрушаемых при выключении питания программ и данных, в том числе программы-диспетчера для загрузки оперативной памяти и программы управления электроавтоматикой, а

5 !5 также для выдачи этой информации в режиме чтения памяти (прямого доступа в память).

Блок оперативной памяти 7 предназначен для записи и хранения программ и данных только во время работы системы. При записи активированы сигналы разрешения и записи, а при чтении — только сигнал разрешения.

Информация из блока 7 оперативной памяти выдается в режиме чтения или прямого доступа в память. В режиме захвата (прямого доступа в память) может также и записываться информация в блок 7 оперативной памяти.

Шинный формирователь 8 памяти предназначен для повышения нагрузочной способности шины данных 3.-1 и для обеспечения подключения к ней блоков постоянной 6 и оперативной 7 памяти.

При чтении информации из блока 6 постоянной или блока 7 оперативной . памяти активированы оба разрешающих входа шинного формирователя 8 памяти и информация транслируется на шину данных 3.1. При записи в блок 7 оперативной памяти активирован только первый его разрешающий вход и информация с шины данных 3.1 передается

I на входы данных блока 7 оперативной памяти.

Дешифратор 9 адреса устройств ввода/вывода предназначен для дешифрации по разрешающему сигналу с выхода элемента ИЛИ 22 адресной информации для подключения соответствующего из шинных формирователей 11 ввода/вывода по соответствующему разряду группы выходов 9.3 для записи информации в регистр 10 через элемент ИЛИ

25 по выходу 9.2 управления регистром, а также для подключения шинного формирователя 12 ввода по выходу 9.,1.

Регистр 10 предназначен для записи, хранения и выдачи информации обобщенного выходного сигнала управления электроавтоматикой, формируемого процедурой PLA и выводимого в процессе программного вывода при возбуждении выхода 9 ° 1 дешифратора адреса устройства ввода/вывода, либо в процессе прямого доступа в память (захвата) при активировании выхсда элемента И 27.

Шинный формирователь 11 ввода/вывода предназначен для увеличения наг-. рузочной способности шины данных

32899 6

3.1, для ввода информации с входов

37.1, 37 (при этом активированы оба разрешающих входа), для вывода инфор-.

5 мации на выходы 41 (при этом активирован только первый разрешающий вход), Во всех остальных случаях входы/выходы шинного формирователя 11 находятся в высокоимпедансном состоянии и не влияют на нину данных 3.1.

Шинный формирователь 12 ввода предназначен для ввода информации с входов 38 при активировании выхода

9.! дешифратора 9 адреса устройств ввода/вывода 9 и выхода 3.2.3 шины управления 3.2. В противном случае его выходы/входы находятся в высокоимпедансном состоянии.

Шинный формирователь 13 младшего

2Р адреса предназначен для выдачи в процессе захвата на младшие разряды шины адреса 4.! информации о младших разрядах требуемой ячейки памяти, которая в этом случае предварительно устанавливается на входы 38> В противном случае его выходы/ входы находятся в высокоимпедансном состоянии.

Шинный формирователь 14 старшего

30 адреса предназначен для выдачи в процессе захвата на старшие разряды шины адреса 4.1 информации о старших разрядах требуемой ячейки памяти при реализации критического перехода из

35 кри ической вери|ины графа управления электроавтоматикой по критической дуге.

В противном случае выходы/входы шинного формирователя 14 старшего

4р адреса находятся в высокоимпедансном состоянии.

Шинный формирователь 15 записи предназначен для выдачи информации с входов 39 на нину данных 3.1 в про45 цессе захвата для ее записи в требуемую ячейку блока 7 оперативной памяти. При этом активируются оба входа разрешения формирователя )5. В противном случае выходы/входы шинного формирователя 15 записи находятся в высокоимпедансном состоянии.

Шинный формирователь !6 управления предназначен для формирования сигналов управления в захвате: чтения

3.2.1 или записи 3.2.2 при активировании обоих входов управления выдачи элемента ИЛИ 23. В остальных случаях выходы шинного формирователя 16 нахо1532899 ационных вхотя приема интектроавтомятилибо о мпядги (при иачаль55 блока 7 опече прямого досдятся в высокоимпедянсном состоянии и не влияют на шину управления 3.2.

Дешифратор 17 предназначен для дешифрации по импульсу на выходе 3.3 тактового генератора 2 информации ня которой группе выходов регистра !O u информации на входах 38 для идентифи«ации критической дуги из критической фершины графа управления электроавто1 матикой и инициирования "внутреннего" . ахвата (прямого доступа в память), Мультиплексор 18 предназначен для подключения к информационным входам динного формирователя 14 старших адресов либо информационных входов 40 обычном режиме работь, либо инфор1

Мации с второй группы выходов регистра 10 в режиме ускоре нного перехо1 а по критическим дугам графа управ1тенйя электроавтоматикс.й, причем его адресный вход в этом режиме активируется выходом дешифра1ора 17, Триггер 19 предн; ., чен для форМирования сигнала захвя а на соответ- 25 ствуюший вход 1.9 микропроцессора при активировании ег., входа ус BEioBки выходом элемента ИЛ11 24 либо при захвате по входу 44, либо при "внутреннем захвате (режим ускоренного

,перехода по критическим дугам графа . управления). Сброс три: гера 19 осуЩествляется импульсом с выхода эле. мента 30 задержки.

Вход 32 предназначе;l для приема внешнего сигнала готовности, вход 3335 для приема внешнего си .нала сброса ,для обнуления программного счетчика микропроцессора 1, вых од 36 — для выдачи сигнала ожидани:l который активируется, если неактивирован вход

32 готовности.

Первая группа инфор яционных вхо— дов 37 предназначена д. я приема внешней информации. Группа входов 37.1 предназначена для прие а информации с второй группы информационных выходов регистра 10. т.е, информации о коде текушей вершины графя управления.

Вторая группа инфор дов 38 предназначена д формации о состоянии э ки (входного сигнала), ших адресах ячеек памя ной загрузке, например ративной памяти в режи тупа в память), Третья группа информапно.;и,х и;ядов 39 предназначена для приема данных для записи их в оперативную память в режиме прямого доступа в пав мять, например, при начальной загрузке.

Четвертая группа информационных входов 40 предназначена для приема информации о старших адресах ячеек памяти (тякже при начальной загрузке, например, блока 7 оперативной памяти в режиме прямого доступа в память)..

Первая группа информационных выходов 41 предназначена для выдачи информации ня внешнее оборудование (например, диагностической, либо сигналов управления для записи информации в блок 7 оперативной памяти с внешних носителей информации под управлением монитора, записанного в блок 6 постоянной памяти).

Вторая группа информационных выходов 42 предназначена для выдачи сигналов управления.электроавтоматикой— при реализации графа управления как программно, так и ускоренно, Выход 43 предназначен для запрета формирования внешними сигналами запроса на прямой доступ в память, если возбужден выход дешифратора 17, Активный выход 43 сигнализирует о нахождении системы в режиме ускоренного перехода и подает сигнал тревоги оператору.

Вход 44 предназначен для приема импульса запроса на прямой доступ в память, т,е. импульса синхронизации

"внешнего" захвата, например, при загрузке оперативной памяти.

Вход 34 предназначен дпя приема сигнала чтения/записи при прямом доступе в память. При записи со входа 44 внешние устройства, снижают активный уровень сигнала. Во всех остальных случаях этот вход активирован, Выход 35 предназначен для информирования внешних устройств об окончании цикла захвата и возможности начала нового цикла,(если нет запрета по в61ходу 43), Система для программного управления электроавтоматикой работает следуюшим образом, Обычный режим работы, В этом режиме система работает аналогично прототипу, После включения питания тактовый генератор 2 на1532899 чинает формировать две неперекрывающиеся тактовые последовательности импульсов, которые с его выходов 2 и 2. 3. подаются ыа входы 1. 1 и 1. 2 программного блока 1. Программный

5 блок 1 начинает генерировать выходные сигналы: 1) после подачи сигнала

"Сброс" на его вход 1.4, причем предварительно внешний сигнал "Сброс" по10 дается на вход системы, стробируется в тактовом генераторе 2 и с его выхода 3.5 поступает на соответствующий вход 1.4 программного блока 1; 2) после установления уровня логической "1"

l5 на входе 32 системы, причем с выхода

2.4 тактового генератора 2 стробированный сигнал готовности поступает на вход 1..3 программного блока 1.

Если же на входе 32 установлен сигнал 20 логического "0" то на выходе 36 устанавливается сигнал логической свидетельствующий о том, что програм. мный блок I находится в состоянии ожидания. 25

Программный блок 1 выдает слово состояния на выходы/входы данных 1.7 по синхросигналу на выходе 1.5, который поступает на вход 2.1 тактового генератора 2, с выхода 2.6 которо- 30 го системный строб поступает на вход синхронизации системного контроллера 3. По системному стробу в системный контроллер 3 записывается слово состояния с выходов/входов данных

l../ программного блока 1, По слову

35 состояния и информации на выходах управления 1. 8 программного блока l системный контроллер 3 формирует шину управления 3.2 системы. Системный контроллер 3 формирует также и шину данных 3,1 системы и обеспечивает двунаправленную передачу данных по ней.

1 1ину адреса 4.1 системы по адрес 45 ным сигналам 1.6 программного блока

1 формирует буфер 4 адреса.

После формирования шин адреса 4.1, данных 3.1 и управления 3.2 программный блок 1 начинает чтение и выполнение проrpаммы, записанной в блоке

6 постоянной памяти, начиная с нулевого адреса (после сброса программный счетчик программного блока 1 обнуляется) . Дешифратор 5 адреса памяти активирует свой выход 5,1, так как на шине адреса системы 4.1 выставлен адрес блока 6 постоянной памяти (после сброса — нулевой), а а шине управления 3. 2 установлен активный сигнал 3. 2, 1 чтения памяти, в связи с чем элемент ИЛИ 20 активирует вход разрешения дешифратора 5 адреса памяти. Активный уровень на выходе

5.1 дешифратора 5 адреса памяти подключает блок 8 постоянной памяти по первому входу разрешения через элемент ИЛИ 21, По второму входу разрешения шинный формирователь 8 памяти настраивается на передачу информации с выходов блока 6 постоянной памяти на шину данных 3.1 системы, так как активирован выход 1.8,1 выходов управления I.8 программного блока l.

Команды и данные считываются в программный блок 1 в соответствии с адресом, выставленном на шине адреса 4.1.

Например, может выполняться программа начальной загрузки из внешних запоминающих устройств в .блок 7 оперативной памяти. Дпя записи информации в блок 7 6перативной памяти активируется выход 3.2.2 шины управления

3.2 системы и, соответственно, выход

5.2 дешифратора 5 .адреса памяти, так как на шине адреса 4.1 в этом случае выставляется адрес блока 7 оперативной памяти.

1 1инный формирователь 8 памяти неактивным уровнем на выходе 1.8.1 выходов управления 18 программного блока 1 переводится в состояние выдачи информации на шину данных 3.1, которая записывается в блок 7 оперативной памяти по адресам, установленным на шине адреса 4.1. При этом вход разрешения блока 7 оперативной памяти активируется выходом 5.2 дешифратора 5 адреса памяти, вход записи активируется выходом 3.2.2 шины управления 3,2, а первый вход разрешения шинного формирователя 8 памяти активируется выходом элемента ИЛИ 21.

При чтении информации из блока 7 оперативной памяти система работает аналогично, за исключением того, что не активируется выход 3.2.2 шины управления 3.2, активируются выход

3 ° 2.1 шины управления 3.2 и выход

1.8.1 выходов управления 1.8 программного блока 1. Информация из блбка 7 оперативной памяти через шинный формирователь 8 памяти считывается на шину данных 3.7 системы через системный контроллер 3 на выходы/входы 1.7 программного блока 1 в соответствии с адресами, выставленными на шине!

532899

55 адреса 4. 1. Таким обр; зом, вьп:олняе-ся программа, записанг ая в блоке б постоянной либо в блоке 7 оперативной памяти. В том числе вь полняется программа управления элекгроавтоматикой, стандартный алгоритм которой рассмотрен, например в (4 ), Гри необходимости перехода на подпрсграммы часть оперативной памяти блска 7 использу: ется как стек.

Система вводит данные со своих ин" .формационных входов 37 и 38 или ныво1 дит данные на свои информационные вы ходы 41, 42. При вводе/выводе данных активными уровнями сигналов 3.2.3 либо 3.2.4 (ввод или гывод) выход элемента ИЛИ 22 активирует вход раз решения дешифратора адреса устройств . ;ввода/вывода 9, которьй деыифрирует

: адрес устройства нвод; /вывоцd установленный на шине адреса 4,1. Так, в .том числе может вводиться программа с внешних накопителей н блок 7 оперативной памяти ° Также EBoäèòñÿ информация с входов 38, характеризующая ,состояние электроавт .-;гики, через шинный формирователь 12, при этом ак тивируется выход 9.1 решифратара 8 адреса устройства ввода/вывода, При

: выводе информации на выход 42 активи руется выход 9,2 дешифратора 9 адреса устройств ввода/выводя, активируется выход элемента ИЛИ 25, перецним фронтом сигнала на которог в регистр 10 с шиг1ы данных 31 заносится информация, устанавливаемая затем на выходах

42. Эта информация исг1ользуется для управления электроавтсматикой.

Б системе также может осуществляться ввод и вывод данных в режиме захвата.

При этом по импульсу запроса на

1 входе 44 (фиг. 2), проходящему через элемент ИЛИ 24, устанавливается н единичное состояние триггер 19, выходной сигнал которо-о подает на вход 1,9 программного блока 1 сигнал захвата, Программный блок 1 переводит выходы адреса 1.б и выходы/входы данных 1,7 в состояние высокого импеданса, формирует на вьходе 1 ° 8.2 сигнал подтверждения захвата, который переводит выходы/ ходы 3,1 и выходы 3.2 системного кснтроллера 3 н

J. состояние высокого имгеданса, а в, это же состояние по первому и второму входам разрешения г ереводятся выходы 4, 1 буфера 4 адр са.

Сигнал подтверждения захн а як— тивирует вь. ход элемента И 2б, который подключает по первому и второму входам разрешения шинные формирователи младшего 13 и старшего 14 адреса. Поэтому на шину адреса 4.1 подаются старшие адреса с выхода мультиплексора 18, так как входы 40 подключены к его выходам неактивным уровнем на выходе дешифратора 17, и младшие адреса с входов 38, на которые они подаются предварительноперед тем, как формируется сигнал на входе 44.

Эти адреса выбирают конкретную ячейку памяти. Управляющий сигнал чтения или записи формируется по входу 34.

Одновибратор 29 формирует импульс, который по выходам элемента И 27 (чтение) или элемента И 28 поступает через шинный формирователь 16 управления на выходы 3.2,1 или 3,2,2 шины управления 3.2 системы. При этом шинный формирователь 1б управления подключается по первому и второму входу разрешения выходом элемента ИЛИ 23.

Так информация записывается в блок 7 оперативной памяти с информационных входов 39 по группе информационных выходов шинного формирователя 15 на шину данных 3.2„ а сигнал записи подается на вход 3 ° 2.2 шины управления, причем в этом случае на вход 44 подается напряжение логического "0" ° Таким образом, в блок оперативной памяти 7 могут записываться программы или данные с внешних запоминающих устройств высокого быстродействия.

При считывании информации в поцрежиме захвата активный уровень сигнала с выхода элемента И 27 поступает через элемент задержки 31 на второй вход элемента ИЛИ 25, В связи с этим в регистр 10 записывается информация с ыины данных 3.1 и поступает на выходы 42. Сигнал чтения с выхода шинного формирователя 15 подается на выход 3.2,1 нины управления 3,2, Считывание информации из блока б постоянной или блока 7 оперативной памяти в подрежиме захвата применяется, например, для записи информации во внешние быстродействующие носители информации. Причем, формирование последовательности адресов на входы 38, 40, данных на входы 39 управляющего сигнала, на вход 44 для записи или считывания массивов информации про289о

5 ! о !

20

I3 !

53 изводится также с использованием технических средств внешних устройств, использующих выход управления 35, свидетельствующий о завершении записи (считывания) очередного слова информации.

Реализация дисциплины ускоренного перехода по критическим дугам графа управления.

В этом режиме система реализует алгоритм PLA управления электроавтоматикой, аналогичный (4 j, причем в качестве регистра памяти последовательного автомата используется регистр 10, первая группа информационных выходов которого 42 представляет собой собственно выходные сигналы управления, а вторая группа информационных выходов которого является информацией последующего состояния, т.е. фактически это код верыин графа

1 управления. Входные сигналы, не характеризующие состояние электроавтоматики в этом режиме, подаются на входы

38 и вводятся с них через шинный формирователь 12, как в обычном режиме работы, Эти входные сигналы (входной вектор) контактируют с сигналами текущего состояния (текущего кода вершины), которые вводятся с входов

37.1 — с второй группы информационных выходов регистра 10. Затем обобщенный входной вектор обрабатывается в соответствии с алгоритмом (4 ), обобщенный выходной вектор выводится в регистр 10 в цикле вывода, аналогичном описанному, при этом активируется выход 9.2 дешифратора 9 адресов устройств вводa/âûâoäà.

В дальнейшем программно, через определенный интервал времени, вновь опрашивается состояние входов 38, 37.1 и цикл повторяется, Опрос и обработка входных сигналов с входов 38, 37.1 может производится подпрограммой, подключаемой программой-диспетчером, Таким образом, осуществляется программное управление электроавтоматикой с выходов 42.

Допустим, что после очередного цикла обработки входных сигналов с входов 38 на второй группе информационных выходов регистра 10 установился код критической вершины. Если код, установленный на входах 38 системы, равен коду критической дуги графа (фиг. 2), то необходим ускоренный

55 переход в новое состояние, Такой переходä осуществляется следующим образом: по импульсу на выходе 2.3 тактового генератора 2 активируется выход дешифратора 17 (на его двух группах информационных входов одновременно коды критической вершины и критической дуги),поэтому активируется выход 43 запрета, сигнализирующий внешним устройством о запрете запроса по входу 44, а также подающий сигнал тревоги (например, оператору), Через элемент !!П!! 24 устанавливается в единичное состояние триггер

19, выходной сигнал которого переводит программный блок 1 по входу 1.9 в состояние захвата аналогично описанному. После перехода программного блока в состояние захвата по окончании текущего цикла формируется сигнал подтверждения захвата на выходе

I 8.2 выходов управления 1..8 программного блока 1.

Выход элемента И 26 активирует первые и вторые входы разрешения шинных формирователей 13,14, которые настраиваются на передачу информации на шину адреса 4.1, переведенную в высокий импеданс. Так как активирован выход денифратора !7, то на выход мультиплексора 18 подключена вторая группа выходов регистра 10 информация на которой представляет код критической вершины. Эта информация в виде старших адресов поступает на старшие разряды шины адреса 4.1 системы, на младшие разряды которой поступает информация о коде критической дуги с входов 38 через шинный формирователь 13.

Таким образом, на шине адреса 4.1 системы устанавливается адрес ячейки блока 6 постоянной {блока 7 оператив" ной) памяти, в которой хранится обобценный выходной сигнал для данного случая (дпя данных кода вершины и кода дуги).

Информация считывается аналогично описанному: одновибратор 29 формирует импульс, так как на входе 34 установлен сигнал логической "1" (он устанавливается всегда, за исключением случаев записи в захвате — тогда вход

34 обнуляется внешним устройством), тс этот импульс проходит .через элемент И 27, через шинный формирователь

16 управления на выход 3,2.2 шины управления 3.2 системы.

15 1532899 16

Шинный формирователь i б управле- мнруется импульс, обнуляющий тригния подключается активированным вы- гер 19, который снимает сигнал захваходом элемента ИЛИ 23. та с входа 1.9 программного блока 1.

Происходит чтение ячейки памяти, Программный блок 1 продолжает вы- . информация из которой устанавливает- полнение программы: вновь вводится

5 ся на шине данных 3.1. После этого информация из регистра 10 с входов

«ерез элемент задержки 31 активирует- 37.1, 38, контактируется и процесс я выход элемента ИЛИ 25 и информа- продолжается аналогично до следующей ия записывается с шины данных 3,1 10 критической ситуации. в регистр 10, по первой группе выхоов 42 которого передаются сигналы правления электроавтоматикой.

Следовательно, происходит ускореие (в течение одного цикла захвата) ормирования управляющих сигналов в ритической ситуации. В дальнейшем а выходе элемента задержки 30 форРассмотрим пример конкретной реализации предлагаемой микросистемы для управления электроавтоматикой на микропроцессоре 580.

Допустим, что необходимо реализовать следующий граф управления электроавтоматикой:

Ь %

Zg 72Zg

ЕД E2 Zg

Ь 1

2 1

92 9i

3 2 1

Вершин» 3 (Y 7 ) и цуга Х Х Х„

1 критические, т, е. перекод из вершины

Х, Х, Х сиги алы состОЯния электроавтоматики (подаются на входы 38);

Z, Z, Z — выходные сигналы управ1 лсния (поступают на выходе 42);

Y, Y — коды вершины, которые устанавливаются программно (вначале устанавливается код 00), записываются в регистр 10 и присутствуют на второй группе его выходов (на входах

37.1).

3 в 4 должен быть произведен ускоренно.

Приведенный граф представлен в следующей таблице переходов, где Y (t) 7, (Т) — текущие состояния входов 37. 1 (кодов вершин), а Т (t+1) у „(t+1) — последующее состояние, в которое надо перевести программно пибо ускоренно; Е, Z Z — наборы выходных сигналов управления.

Получим следующую систему булевых функций (для простоты не будем минимизировать);

)532899

10

Система для программного управле3р ния электроавтоматикой, содержащая программный блок, тактовый генератор, системный контроллер, буфер адреса, дешифратор адреса памяти, блок постоянной памяти, блок оперативной памяти, шинный формирователь памяти, дешифратор адреса устройств ввода/ > .,/вывода, регистр, шинный формирователь ввода/вывода, шинный формирователь ввода, шинный формирователь

40 младшего адреса, ыинный формирователь старшего адреса, ыинный формирователь записи, шинный формирователь управления, триггер, первый — четвертый элементы ИЛИ, первый — третий элементы

45 И, одновибратор, первый и второй элементы задержки, причем выход синхронизации программного блока соединен с входом синхронизации тактового генератора, выход системного строба которого соединен с входом синхронизации системного контроллера, первая группа информационных входов/выходов которого соединена с группой информационных входов/выходов программного блока, адресные и управляющие вЫходы которого соединены соответственно с входами буфера адреса и системного контроллера, а выход ожидания является выходом ожидания системы, перRAL

RAL

RAL (сдвиг для дальнейшей конкатенации) (эanоминание в С

00 0 Y Y„OOC) (ввод информации с входов 38) (конкатенация-, в

А -00 07,7„Х,Х,Х,) I9I V Cу А

IN PORT 2

ОКА С

Z, = Y,7,X,Ä,Y, Х,Ч7,7,Х,Х,Х,, Yq(t+).) = 7, 1, Х„ч7,7, Х ч7 7„хзх х„

Ч7, 1, X,Ð,X, °

Индексы у текущих состояний кодов вершин не указаны.

Такая система булевых функций реализуется процедурой PLA. Обобщенный входной вектор имеет вид:

7 7„Х Хх,, по которому PLA формирует обобщенный выходной вектор ) С

2 Z,Z,Y,(t+1)Y,(t+)). Обобщенный выходной вектор передается из аккумулятора в регистр )0 командой вывода (по окончании процедуры PLA результат остается в аккумуляторе микропроцессора 1, а перед обращением к процедуре PLA необходимо записать в аккумулятор конкатенацию сигналов на входах 37,1 (Y,Y,) и 38 (Х Х,Х,) ко.мандами в вод а) . 25

При очередном переходе в состояние 3 на первой группе входов дешифратора 17 устанавливается код 10 (7 7,) и при появлении на второй группе его входов (после вывода в регистр 10) кода 111 (Х Х Х,) по импульсу на выходе 2.5 тактового генератора 2 происходит ускоренный переход в состояние 4. Следовательно, иэ ячейки памяти )01)i считывается код

11 100 (7 Y „2э2 2 7)

В дальнейшем, при очередном обращении к процедуре PLA (4 ) произойдет конкатенация сигнала 7 „7, с текущим входным сигналом и, если он станет равным Х, осуществляется переход в состояние 1.

Таким образом, алгоритм функционирования предлагаемой микросистемы для управления электроавтоматикой с использованием процедуры PLA (4 J может быть представлен в следующем виде.

AVT: IN РОРТ 1 (ввод информации со входов 37.)) CALL Р).А (вызов процедуры

РЕА )4) )

OUT PORT 3 (вывод Z,Z,.Å,Y (t+

+ l ) Y, (t+1) в регистр 10)

RET (возврат в фоновую. программу)

ТАЗЕ РВ (маски коньюнктивных термов в соответствии с )4)).

А по адресу 10111 (полный адрес, допустим 00,000.010,)))000000q) записывается код выходного сигнала в критической ситуации 00 0)),)00 .

Очевидно, что структура стандартного программного обеспечения не разрушается процедура PLA не изменяется. Команды конкатенации обеспечивают реализацию этой процедурой последовательностного автомата (т,е. графа переходов), Единственное отличие состоит в выводе и вводе информации в (из) регистр 10, который представляет собой память автомата.

Формул а изобретения

32899 20

19 1 г вый и второй тактоззые выходы, выход готовности и вь<ход сброса тактового генератора соединены соответственно с первым и вторым тактовыми входами, ззходом готовности и входом сброса программного блока, а входы готовно ти и сброса тактового генератора вляются входами готовности и сброса ( истемы, вторая группа информационных ходов/выходов системного контроллеа является шиной даннь;х системы и оединена с входами/выходами шинного ормирователя памяти, входами региста, входами/выходами шинного формироателя ввода/вывода, входами/выходашинного формирователя ввода и вхоами/выходами шинного, формирователя аписи, управляющие выходы системного онтроллера являются шиной управления истемы, первый и второй входы разешения буфера адреса соединень< с управляющим выходом подтверждения ахвата программного блока, выходы уфера адреса являютс";. шиной адреса истемы и соединены с адресными вхоами блоков постоянной и оперативной ,амяти, с информационными входами ешифратора адреса памяти и дешифраора адреса устройств ввода/вывода, выходами шинных формирователей младшего адреса и c ap вывода соединен с первым входом ра. решения шинного формирователя ввода, второй вход разрешения которого со<.динен с разрядом ввода шины управле<<ия системы, группа выходов дешифра"ора адреса

5 10

15, 20

40 устройстзз ввода/вывода соединена первыми разрешающими входам<; шинного формирователя <звода/вь вода, вторые разрешающие входы которого соединены с разрядом ввода шины управления системы, первая группа информационных выходов регистра является второй группой информационных выходов системы, а вторая группа информационных выходов регистра соединена с первой группой входов мультиплексора и с второй группой входов шинного формирователя ввода/вывода, перрая группа входов которого является первой группой информационных входов системы, а выходы являются первой группой информационных выходов системы, первый выход шинного формирователя управления соединен с разрядом чтения памяти шины управления системы, а второй выход — с разрядом записи в память и с первым и вторым входами разрешения шинного формирователя записи, входы которого являются третьей группой информационных входов системы, выход триггера соединен с входом захвата программного блока и первым входом первого элемента И, второй вход которого соединен с выходом подтверждения захвата программного блока, а выход соединен с первыми и вторыми входами разрешения шинных формирователей младшего и старшего адресов и с входом одновибратора, выход кото- рого соединен с первыми входами второго и третьего элементов И, является выходом управления системы и соединен с входом первого элемента задержки, выход которого соединен с возвратным входом триггера, первый и второй входы первого элемента ИЛИ соединены соответственно с разрядами чтения памяти и записи в память шины управления системы, а выход соединен с входом разрешения дешифратора адреса памяти, первый и второй входы третьего элемента ИЛИ соединены соответственно с разрядами ввода и вывода шины управления системы, а выход— с входом разрешения дешифратора адреса устройств ввода/вывода, выход четвертого элемента ИЛИ соединен с первым и вторым входами разрешения шинного формирователя управления, вьг<од второго элемента И соединен с первыми входами шинного формирователя управления и четвертого элемента ИЛИ и с входом второго элемента задержки, 899

22 мационных входов системы, в ход дешифратора является выходом запрета системы и соединен с адресным входом .мультиплексора и с первым входом пятого элемента ИЛИ, выход которого соединен с установочным входом триггера, а второй вход является входом запроса системы, выходы мультиплексо10 ра соединены с входами шинного формирователя старшего адреса, вторая группа информационных входов мультиплексора является четвертой группой информационных входов системы, первый и второй входы шестого элемента ИЛИ соединены соответственно с вторым выходом дешифратора адреса устройств ввода/вывода и выходом второго элемента задержки, выход шестого элемен20 та ИЛИ соединен с входом синхронизации регистра, 21 1532 выход третьего элемента И соединен с вторыми входами шинного формирователя управления и четвертого элемента ИЛИ, второй вход второго и второй инверсI ный вход третьего элементов И объединены и являются входом чтения/записи системы, отличающая с я тем, что, с целью расширения области применения системы, в нее введены дешифратор, мультиплексор, пятый и шестой элементы ИЛИ, причем вход разрешения дешифратора соединен с вторым тактовым выходом тактового генератора, первая группа входов дешифратора соединена с второй группой информационных выходов регистра, вторая группа входов дешифратора и входы шинного формирователя ввода и шинного формирователя младшего адреса объединены и являются второй группой инфор1

О

О

О

1

О

О

О О

О О

О 1

О 1

1 I

О О

О О

О О."

О

О

О

О

О

О

1

1 1

О 1

1 ф%/

/\Ф

1 р

/ 1 (i

О 0 О

I 1 1

0 уФ

О

О

О

I

О

О

О

1

О

О

О

О

О

О

О

О

0

О

Yz(t) Y,(t) Х з Х Х, Y (t+I) У, (t+1} 2 Е Z

) 532899

1532899

Ы2

Редактор I(, Крупкина

Корректор л.Патай

Заказ 8098/52 Тираж 788 Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб,, д. 4/5

Производственно-издательский комбинат "Патент", г, Ужгород, ул. Гагарина, 101

87. f (ui)

Составитель О.Фомичев

Техред М.Дидык