Регенератор цифрового сигнала
Изобретение относится к электросвязи. Цель изобретения - повышение помехоустойчивости. Регенератор цифрового сигнала содержит линейные трансформаторы 1 и 9, блок задержки 2, блок вычитания 3, корректирующий усилитель 4, выпрямитель 5, блок регистрации 6 сигнала, счетный триггер 7, усилитель 8, блок тактовый синхронизации 10, ключ 11, компараторы 12 и 13, блок совпадения 14 и формирователь 15 сигнала следящего порога. Цель достигается путем осуществления компенсации низкочастотной межсимвольной помехи, действующей на информационные импульсы в виде мешающих отрицательных "хвостов". 2 ил.
СОЮЗ СОВЕТСНИХ
СОЦИАЛИСТИЧЕСНИХ
РЕСПУБЛИН
„„SU„„1540017
А1 (51}5 Н 04 J 3/08
ОПИСАНИЕ ИЗОБРЕТЕНИЯ
ГОСУДАРСТВЕННЫЙ НОМИТЕТ
ПО ИЗОБРЕТЕНИЯМ И ОТНРЬГГИЯМ
ПРИ rHHT CCCP
1 (21) 4393428/24-09 (22) 15.03,88 (46) 30.01.90. Бюл. Ь 4 (71) Тбилисский государственный университет (72) Д.А.Сирбиладзе, Н.А.Угрелидзе, P.З.Хомерики и Т.Д.Чорбачиди (53) 621.394.3(088.8) (56) Былянский П., Ингрем Д. Цифровые системы перецачи. — М.: Связь, 1980, с.272, рис,!2.11.
Аппаратура уплотнения ИЮ4 — i2M для сельской связи./ Под ред. М.У.Поляка-.—
N.: Связь, 1976, с.110, рис. 7.13, (54) РЕГЕНРРАТОР ЦИФРОВОГО СИГНАЛА (57) Изобретение относится к элек2 тросвязи. Цель изобретения — повышение помехоустойчивости. Регенератор цифрового сигнала содержит линейные трансформаторы 1 и 9, блок задержки
2, блок вычитания 3, корректирующий усилитель 4, выпрямитель 5, блок регистрации 6 сигнала, счетный триггер
7, усилитель 8, блок тактовой синхронизации 10, ключ ll, компараторы 12 и !3, блок совпадения 14 и формирователь 15 сигнала следящего порога.
Цель достигается путем осуществления компенсации низкочастотной межсимвольной помехи, действующей на информационные импульсы в виде мешающих отрицательных "хвостов". 2 ил.
1540017
И зобретение относится к электр:iсвязи и может быть использовано в цифровых системах передачи для регенерации цифрового сигнала..
Цель изобретения — повышение по5 мехоустойчивости.
На фиг.1 представлена структурная электрическая схема регенеоатора -;ифрового сигнала, на фиг.2 — временные диаграммы сигналов, поясняющие рабо,ту регенератора цифрового сигнала,.
Регенератор цифрового сигнала содержит первый линейный трансформатор блок 2 задержки, блок 3 вьиитания, корректирующий усилитель 4, выпрямитель 5, блок 6 регистрации сигнала, счетный триггер 7, выходной усилитель
8, второй линейный трансформатор 9, блок 1 0 тактовой синхронизации, ключ 20
11, первый 12 и второй 13 компараторы„ блок 14 совпадения и формирователь 15 сигнала следящего порога.
Д
Регенератор цифрового "игнала работает следующим образом. 25
Однополярный цифровой сигнал (фиг.2б) затянутыми на такт импульсами, соответствующий исходной пос,чедовательности двоичных импульсов, (фиг.2а}, проходя через линейные
30 трансформаторы и линию связи, теряI ет постоянную составляющу0 и низкочастотную часть спектра и испытывает
Влияние аддитивного флюктуационног.з
Шума. В результате у информационных
Импульоов появляются о TpHIIÿтельные и и хвосты, которые в зависимости от степени низкочастотного ограничения тракте могут простираться на десятки тактовых интервалов., Из-за мешающих влияний хвостов ь предшествующих импульсов амплитуды последу|вщих импульсов уменьшаются и сигнал на выходе первого линейнога трансформатора 1 имеет вид,показан-ный HB фиго2в где заштрихованными разнополярныж импульсами показана возможная реализация флюктуационного шума, накладываемого на сигнал в нулевые тактовые интервалы, причем при.сутствует только суммарный отрицательный хвост от пришедших предыдущих
11 11 имп уль сов .
Как в идно из фиг . 2в, под вл иян ш м низ коча с то тной межсимвольной помехи информационные импульсы опускаются вниз относительно оптимального пор»га их регистрации, равного половине высоты неискаженного информационно"
rо импульса (U íà фиг ° 2в) ° дпя компенсации низкочастотной межсимвольной помехи цифровой сигнал задерживается на такт с помощью блока
2 задержки (фиг.2г) и затем в блоке 3 вычитания вычитается от незадержанного сигнала (фиг.2в). В результате на выходе блока 3 вычитания появляется разностный откорректированный сигнал, имеющий вид, показанный на фиг.2д (заштрихованные импульсы— это импульсы помехи после преобразования). После прохождения корректирующего усилителя 4 усиленные и откорректированные импульсы цифрового сигнала выпрямляются в выпрямителе 5 и подаются на информационный вход блока 6 регистрации (фиг.2е), где происходит их регистрация на уровне оптимального порога, задаваемого формирователем 15 (11„ на фиг.2е), и в тактовые моменты времени, которые задаются короткими стробирующими импульсами (фиг.2ж), вырабатываемыми блоком тактовой синхронизации 10 и действующими на стробирующий вход формирователя 15 через замкнутый ключ 11, который- размыкается положительными импульсами с выхода блока 14 совпадения. На выходе блока 14 совпадения положительные размыкающие импульсы появляютс в случае, если на его первый и второй входы действуют одновременно положительные импульсы с выходов компараторов 12 и
13. На информационные входы компараторов 12 и 13 подаются соответственно прямой и задержанный сигналы (фиг.2в, г). Пороговые входы компараторов 12 и 13 подключены к общему проводу пи.тания. На выходах компараторов 12 и
13 положительные импульсы появляются нри отрицательных значениях сигнала на их информационных входах (фиг.2з, и). Сигнал на выходе блока 14 совпадения при этом имеет вид, показанный на фиг.2к, и,следовательно, в соответствующие моменты времени размыканием ключа 11 предотвращается прохождение тактовых импульсов (фиг. (фиг,2ж) на стробирующий вход блока
6 регистрации (фиг.2л). При этом отрицательная помеха, которая действует в нулевые тактовые интервалы и накладывается на отрицательные хвосты предшествующих импульсов, блоком
6 регистрации не регистрируется. С выхода блока 6 регистрации нормироj7
is oo
5 ванные по высоте и длительности информационные импульсы (фиг.2м) подаются на вход счетного триггера 7, с выхода которого сигнал,(фиг.2н) через выходной усилитель 8 и первый линейный трансформатор 9 передается в линию.
Формула из об ретения 10
Регенератор цифрового сигнала, содержащий последовательно соединенные первый линейный трансформатор, блок задержки, блок вычитания, кор- 15 ректирующий усилитель, выпрямитель, блок регистрации сигнала, счетный триггер, выходной усилитель и второй линейный трансформатор, а также блок тактовой синхронизации и формирова — 20 тель сигнала следящего порога, вход и выход которого подключены соответственно к выходу корректирующего усилителя и пороговому входу блока регистрации сигнала, а вход блока тактовой синхронизации и второй вход блока вычитания подключены соответственно к выходу корректирующего усилителя и выходу первого линейного трансформатора, причем вход первого и выход второго линейных трансформаторов являются соответственно входом и выходом устройства, о т л и— ч а ю шийся тем, что, с целью повышения помехоустойчивости, введены последовательно соединенные первый компаратор, блок совпадения и клоч, а также второй компаратор, при этом информационные входы первого и второго компараторов подключены cooT " ветственно к выходам блока задержки и первого линейного трансформатора, выход второго компаратара подсоединен к второму входу блока совпадения, а информационный вход и выход ключа подключены соответственно к выходу блока тактовой синхронизации и стробирующему входу блока регнстрацчи сигнала.
