Устройство для сжатия информации

 

Устройство к технике дискретных измерений непрерывно изменяющихся во времени электрических сигналов и может быть использовано при необходимости сокращения избыточности (сжатия информации). Цель изобретения - повышение информативности и точности устройства. Устройство содержит вычитатели 1, 3, сумматор 2 блок 4 аналоговой памяти, формирователь 5 текущего сигнала, первый, второй и третий умножители 6,7,8, формирователь 9 максимального сигнала, формирователь 10 минимального сигнала, коммутатор 11, формирователь 12 команды на отсчет, элемент 13 задержки. 1 з.п. ф-лы, 6 ил.

союз советсних соци4листичесних

РЕСПУБЛИК (19) (111 (51)5 С 08 С 15/06

ОПИСАНИЕ ИЗОБРЕП=КИЯ

К ABT0PCHOMV СВИДЕТЕЛЬСТВУ

8ь!ход E

ГОСУД4РСТВЕННЫЙ НОМИТЕТ по изОБРетениям и ОтнРытиям

ПРИ ГКНТ СССР

1 (21) 4444583/24-24 (22) 20.06.88 (46) 28.02.90. Бюл. М 8 (72) А.И, Евченко и И.В. Букин (53) 621.398 (088 ° 8) (56) Авдеев Б.Л. и др. Адаптивные телеизмерительные системы. Л.: Энергия, 1981, с, 45, рис.2-12. (54) УСТРОЙСТВО ДЛЯ СЖАТИЯ ИНФОРМАЦИИ (57) Устройство относится к технике дискретных измерений непрерывно изменяющихся во времени электрических сигналов и может быть использовано .

2 при необходимости сокращения избыточности (сжатия информации). Цель изобретения - повышение информативности и точности устройства. Устройство содержит вычитатели 1, 3, сумматор 2, блок 4 аналоговой памяти, формирователь 5 текущего сигнала, первый, второй и третий умножители 6,7,8, формирователь 9 максимального сигнала, формирователь 10 минимального сигнала, коммутатор 11, формирователь 12 команды на отсчет, элемент 13 задержки. 1 з.п. ф-лы, 6 ил.

010

3 1547

Изобретение относится к технике дискретных измерений непрерывно изменяющихся во времени электрических сигналов и может быть использовано при необходимости сокращения избыточ5 ности (сжатия) информации.

Цель изобретения — повышение информативности и точности устройства.

На фиг.l изображена структурная 1О схема предлагаемого устройства; на фиг.2 — 5 возможные схемы реализации соответственно формирователя максимального сигнала, формирователя команды на отсчет, формирователя текуще.-; !

5 го сигнала, коммутатора; на фиг.6— временные диаграммы работы предлагаемого устройства. Устройство для сжатия информации, содержит (фиг.!) первый вычитатель 1, 20 сумматор 2, второй вычитатель 3, блок 4 аналоговой памяти, формирователь 5 текущего сигнала, первый 6, второй 7 и третий 8 умножители, формирователь 9 максимального сигнала, формирователь 10 минимального сигнала, коммутатор Il, формирователь 12 команды на отсчет, элемент 13 задержки, шину 14 постоянного напряжения.

Формирователь 9 максимального сиг-,30 нала (фиг.2) содержит элемент ИЛИ 15, ячейку 16 памяти, компаратор 17, причем первый формирователь 12 команды на отсчет (фиг.3) содержит первый элемент И 18, второй блок 19 сравнения, второй элемент И 20, третий блок

Ь! сравнения, третий элемент И 22, элемент ИЛИ 23, инвертор 24, первый блок 25 сравнения.

Формирователь 5 текущего сигнала

40 (фиг.4) содержит умножитель 26, операционный усилитель 27, генератор 28 линейного напряжения.

Коммутатор (фиг,4) содержит элементы И 29-31, ключи 32 и ЗЗ, инвер45 тор 34.

Ъ

Устройство работает следующим образом.

На первый вход устройства подается сжимаемый сигнал x(t). Ha второй вход устройства из измерительной системы, в состав которой входит уст-. ройство сжатця, подается сигнал о г пропорциональный допустимой погрешности аппроксимации сигнала x(t) лома-, ; 5 ной x(t), соединяющей значения отсче- та. На третий вход устройства подает-. ся сигнал логического "0" или логической "!", который задает режим работы устройства. Если на третий г вход устройства подан сигнал логический "0" (режим 1), то на аппроксимирующую ломаную не накладывается дополнительных ограничений, кроме выполнения условия

x(t) — х() Ю. (!)

При этом к моменту отсчета очередной отрезок ломаной как и в прото. типе отличается от сжимаемого сигна.ла на величину о (иначе отрезок можно было бы продолжать дальше и не делать отсчета сигнала). Однако в отличие от прототипа наклон x(t) аппроксимирующего сигнала не совпадаI ет с производной x(t) контролируемо-, го сигнала в момент й» предьдущего отсчета, а определяется из условия максимизации интервала. 11+,— между двумя отсчетами.

Если на третий вход устройства подана логическая "I" (режим 2), то дополнительно к условию (1) аппроксимирующая ломаная удовлетворяет требованиям непрерывности совпадения .

-значений x(t) и x(t) в моменты произ-, ведения счетов.

П и ри пуске устройства и в моменты формирования отсчетов на управляющие входы блока 4, формирователей 9,10 и 5 подается сигнал, приводящий их в исходное состояние и осуществляющий запись входного сигнала x(t) в блок 4, На выходе первого вычитателя l формируется сигнал х(й)-х(0), где x(t) — текущее значение сжимаемого сигнала; х(О) — значение сигнала и в момент предьдущего отсчета. На вы-! ходе сумматора 2 формируется сигнал

x(t)-х(0) + d а на выходе второго вычитателя 3 -- сигнал x(t) x(0)- 8 .

На выходе формирователя S формируется сигнал, при малых t ограниченный уровнем насыщения операционного уси" лителя, а в дальнейшем приблизитель« но равный I/t, где t — текущее время с момента последнего отсчета. На выходе первого 6, второго 7 и третьего

8 умножителей формируются соответственно сигналы 1х(й)-х(0)- 87/t; . (х()-х(0) +83 / р Гх()-х(О)! /t. Ha первом выходе формирователя 9 формируется сигнал, равный максимальному значению выходного сигнала с первого умножителя 6, причем на втором выходе формирователя 9 формируется логичес5,15470 кая "1", если максимальное значение сигнала совпадает с текущим значением. На первом выходе формирователя

10 аналогично формируется сигнал, равный минимальному значению выходного сигнала второго умножителя 7. Формирователь 12 формирует команду на отсчет.

Значение отсчитываемого сигнала

x(t) вводится в измерительную систему с выходов одного из вычитателей

1 и 3 и сумматора 2 через коммутатор

ll в зависимости от режима, установленного на третьем входе устройства, и сигналов на вторых выходах формирователей 9 и 10.

В режиме 1 команда на отсчет фор-. мируется при нарушении условия

t(„ ) = arctg(у(tл)/t „).

Блок формирования команды на отсчет (фиг.4) работает следующим образом.

На первый вход блока. подается х(t) — х(О) — о

35 сигнал макс (), a.

4р На выходе блока 17 сравнения появится сигнал при выполнении условия (х(tP — х(0) + 8

t макс x(t) — х Π— ц (х(с) - -х(0

t (3) х и — х О) 45

Значение отсчета в этом режиме равно x(t)-x(0), снимается через коммута тор 11 с выхода вычитателя 1.

Элемент 13 задержки предназначен для того, чтобы устройство не было приведено в исходное состояние командой на отсчет раньше, чем сигнал с первого Выхода устройства будет зафиксирован в аналого-цифровом преобраз вателе измерительной системы.

На фиг.б приведена графическая иллюстрация работы устройства. Начамин x(t) — x(0) +О

t ()) t

> макс x(t) — х(0) -р (2) („ )K моменту отсчета на одном из формирователей 9 и 10 значение выходного сигнала совпадает со значением входного сигнала. Коммутатор 11 пропускает на второй выход устройства выходной сигнал вычитателя 3, равный

x(t)-х(0) - 8, если равны выходной и входной сигналы формирователя 9 максимума. В противном случае на второй выход устройства подается сигнал

x(t)-х(0) + 3 с сумматора 2.

Во втором режиме команда на отсчет формируется формирователем 12 при нарушении любого из условий

6 ло координат на фиг,б совмещено с моментом отсчета. Буквой С1обозначена кривая, соответствующая выходному сигналу x(t)-х(0) вычитателя 1, а кривые р и Ь соответствуют сигналам у (t) = x(t)-x(O) + 8 и y (t)

= x(t) †..х(0) + 8 на выходах сумматора 2 и вычитателя 3. Угол наклона отрезка, соединяющего начало координат с точкой (t, у z(t) ) на кривой у равен величине входного сигнала формирователя 10 минимального сигнала в момент времени t а угол наклона отрезка, соединяющего начало координат с точкой на кривой у равен величине входного сигнала формирователя

9 максимального сигнала. Иэ фиг.б видно, что при О с t Т4 сигнал на входе формирователя 10 падает, а на входе формирователя 9 растет. Начиная с момента t>, сигнал на входе формирователя 9 начнет уменьшаться и на первом его выходе будет сохраняться до момента tc. постоянный сигнал ь щ, равный углу наклона отрезка ОС к оси х(t) -x(0)+ д на второй вход сигнал мин(†-- — — — — ).

t мин x(t) — x(0) + О, макс x(t)-х О)-8 °

t t. t

В режиме 1 сигнал логического "О" поданный на седьмой вход формировате- . ля 12, пройдя через инвертор 21, от- . кроет элемент И 18, поэтому выходной сигнал компаратора 17 пройдет через элементы И 18 и ИЛИ 23 и будет являться командой на отсчет. Во втором режиме на седьмой вход блока подана логическая "l" которая открывает элементы И 20 и 22 и через инвертор 24 закрывает элемент И 18.

На первый вход и второй вход форх(t)-х(0) мирователя подается сигнал — . — — —t

1547010

На шестой и четвертый входы подаются соответственно сигналы

:михах(С - х(0} +а макс х с1-х(О}"д — — — — !!

На выходе блока 19 сравнения появится сигнал при выполнении условия

x(t) — õ Î мин х - х(О + 7

I0 а на выходе блока 2! сравнения — при выполнении условия.

11ь(» К(!1 ь» — !18ых «)

: где К " коэффициент усиления опера. ционного усилителя.

После преобразований

Us» Us»

0в! !» =

-+ ct

I .. с т.е. после уменьшения U I,I» íèæå уровня насыщения сигнал на выходе блока пропорционален величине 1/t, Коммутатор (фиг.5 работает следующим образом. . Логическая "1", поданная на шестой вход, через инвертор 34 закрывает элементы И 29 и 31, открывает элемент И 30 и на выход коммутатора про-.

55 ходит сигнал с первого входа. Если на шестой вход подан логический "0" то он закрывает элемент И 30 и через

xgtP — х О с макс х(й)"х(0 -8 !

Любой из этих сигналов, пройдя через элемент И 20 или элемент И 22 и через элемент ИЛИ 23„ будет являться командой на отсчет.

Формирователь 5(фиг.4 !работает следующим образом.

Команда на отсчет, поданная на вход генератора 28, приводит его в исходное состояние, Ыа второи вход операционного усилителя 27 подается

25 постоянное напряжение !1 » . В исходном состоянии выходной сигнал умножителя 26, включенного в обратную связь . операционного усилителя, равен "О", поэтому выходной сигнал формирователя 5 в исходном состоянии находится, на уровне насыщения операционного

1 ! усилителя. На выходе блока 25 формиl руется сигнал с t, где с — константа, t — текущее время. Напряжение U gII» 35 на выходе операционного усилителя 27 вычисляется по формуле инвертор 34 на элементы И 29 и 31 подается логическая "1". Если на четвертый вход подана логическая "1"

I а на пятый вход - логический "О", то логическая "1" с выхода элемента

И 29 открывает ключ 33 и на выход пройдет сигнал с второго входа.

Если на четвертый вход подан логи-!! !! че ский О, а на пятый вход — логическая " I ", то логическая " 1 " с выхода элемента И 3 1 откроет ключ 3 2 и на выход попадает сигнал с третьего входа коммутатора .

Формирователь (фиг . 2 ) мак симального сигнала работает следующим образом .

Сигнал, поданный на управляющий вход блока через элемент ИЛИ 1 5, явля ет ся командой на запоминание в ячейке 1 6 памяти текущего значения входного сигнала . Далее .компара тор

1 7 сравнивает запомненное в ячейке памяти значение сигнала с текущим значением входного сигнала блока и

t если входной сигнал больше запомненно" го, то формирует выходной сигнал лоII гической 1, который, проходя через элемент ИЛИ 15 на управляющий вход . ячейки 16 памяти, вызовет повторное запоминание входного сигнала. Логический сигнал на втором выходе говорит об изменении сигнала на выходе блока. Если на втором выходе логичесll 1 !! кая 1, то сигнал на выходе воз ра стает и повторяет значение входного сигнала ячейки памяти . Если на втором, выходе блока логический "О", то сохраняется постоянное значение .

Формула изобретения

Устройство для сжатия информации, содержащее первый вычитатель, первый вход которого объединен с первым входом блока аналоговой памяти и является первым входом устройства, выход блока аналоговой памяти соединен с вторым входом первого вычитателя, выход которого соединен с пер» вым входом сумматора, и первый умножитель, отличающееся тем, что, с целью повышения информативнос- .. ти и точности устройства, в него введены второй вычитатель, второй и третий умножители, коммутатор, формирователь максимального сигнала, формирователь минимального сигнала, формирователь текущего сигнала, 9 1547010 элемент задержки и формирователь команды, выход которого является первым выходом устройства и через элемент задержки соединен с вторым вхо5 дом блока аналоговой памяти и первы1 ми входами формирователя максималь ного сигнала, формирователя мини мального сигнала и формирователя теку;щего сигнала, второй вход и выход ко- 1О торого подключены соответственно к источнику постоянного напряжения и первым входам первого — третьего умножителей, выходы которых соединены соответственно с вторым входом формирователя максимального сигнала, вторым входом формирователя минимального сигнала и первым и вторым входами формирователя команды, первый вход коммутатора и второй вход третьего умножителя подключены к выходу первого вычитателя, выход второго вычитателя соединен с вторыми входами первого умножителя и коммутатора, выход сумматора соединен с вторым вхо- 25 дом второго умиожителя и третьим входом коммутатора, первый вход второго вычитателя подключен к выходу первого вычитателя, вторые входы второго вычитателя и сумматора объединены . 30 и являются вторым входом устройства, первый и второй выходы формирователя максимального сигнала соединены соответственно с третьим и четвертым входами формирователя команды и четвертым входом коммутатора, первый и второй выходы формирователя минимального сигнала соединены соответственно спятым и шестым входами формирователя команды и пятым входом коммутатора, шестой вход которого объединен с седьмым входом формирователя команды и является третьим входом устройства, выход коммутатора является вторым выходом устройства.

2. Устройство по и.1, о т л и— ч а ю щ е е с я тем, что- формирователь команды содержит блоко сравнения, инвертор, элементы И и элемент

ИЛИ, выход которого является выходом формирователя, выходы первого — третьО

его блоков сравнения соединены с первыми входами одноименных элементов И, выходы которых соединены с одноименными входами элемента ИЛИ, выход инвертора соединен с вторым входом первого элемента И, первые и вторые входы первого, второго и третьего элементов И являются соответственно третьим.и пятым, шестым и первым, четвертым и вторым входами формирователя, вход инвертот а и вторые входы второго и третьего элементов И объединены и являются седьмым входом формирователя.

1547010

Составитель Н. Бочарова

Редактор Е. Конча Техред И.Верес; Корректор Y. Шароши

Заказ 729 Тираж 439 Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Иосква, Ж-35, Раушская наб., д. 4/5

Производственно-издательский комбинат "Патент", r Ужгород, ул. Гагарина, 101