Запоминающее устройство

 

Изобретение относится к вычислительной технике и может быть использовано при создании систем памяти с повышенной надежностью и ограниченным энергопотреблением. целью изобретения является уменьшение потребляемой мощности. Устройство содержит накопитель, шифратор, первый и второй блоки коррекции ошибок, первый и второй блоки вычисления признака ошибки, первый и второй дешифраторы, блок контроля, блок ассоциативной памяти, регистр, первую и вторую группы элементов ИЛИ, коммутатор, группу элементов И и элемент И. В устройстве при обнаружении кодом Хэмминга первичной корректируемой ошибки производится занесение синдрома ошибки в блок ассоциативной памяти и перезапись исправленной информации в накопитель. Цель изобретения достигается тем, что сигнал перезаписи подается только на вход неисправного разряда накопителя. 3 ил.

СО!ОЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИН (51) 5 С 1 1 С 29/00

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К А ВТОРСНОМУ СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТНРЫТИЯМ

ПРИ ГКНТ СССР (21) 4458079/24-24 (22) 13.06.88 (46) 28,02.90. Бюл. ¹ 8 (71) Минский радиотехнический институт (72) П.П.Урбанович и С.А.!!айоров (53) 681,327.6 (088.8) (56) Авторское свидетельство СССР

¹ 1014042, кл. G 11 С 29/00, 1983.

Авторское свидетельство СССР № 1195393, кл. G 11 С 29/00, 1985. (54 ) ЗАПОМИНАЮ!!!ЕЕ УСТРОЙСТВО (57) Изобретение относится к вычислительной технике и может быть использовано при создании систем памяти с повышенной надежностью и ограниченным энергопотреблением. Целью изобретения

Изобретение относится к вычислительной технике и может быть использовано при создании систем памяти с повьяяенной надежностью и ограниченным энергопотреблением.

1 ель изобретения — уменьшение потребляемой мощнос ти.

На фиг.1 изображена схема запоминающего устройства, на Лиг.2 — схема включения элементов ИЛИ первой группы; на фиг.3 - пример реализации блока контроля.

Запоминающее устройство содержит коммутатор 1 информационные входы 2 устройства, вход 3 записи устройства, входы 4 коммутатора 1, выходы 5 коммутатора 1, накопитель 6, шифратор 7, выходы 8 накопителя 6, регистр 9, вы„„Я0„„1547035 А1

2 является уменьшение потребляемой мощности. Устройство содержит накопитель, шид>ратор, первый и второй блоки коррекции ошибок, первый и второй блоки вычисления признака ошибки, первый и второй дещифраторы, блок контроля, блок ассоциативной памяти, регистр, первую и вторую группы элементов ИПИ, коммутатор, группу элементов И и элемент И. В устройстве при обнаружении кодом Хэмминга первичной корректируемой ошибки производится занесение синдрома ошибки в блок ассоциативной памяти и перезапись исправленной информации в накопитель. Пель изобретения достигается тем, что сигнал перезаписи подается только на вход неисправного разряда накопителя. 3 ил. ходами 10 соединенный с входами первого блока 11 коррекции ошибок и с входами первого блока 12 вычисления признака ошибки, второй блок 13 коррекции ошибок с входами 14, информационные выходы 15 устройства, первый дешифратор 16 с выходами 17 и входами

18,второй дешифратор 19 с выходами

20 и входами 21, элементы ИПИ 22, входы,23 блока 24 контроля, второй блок

25 вычисления признака ошибки, блок

26 ассоциативной памяти (ГАП), первый

27, второй 28 и третий 29 выходы блока 24 контроля, первый выход 30 признака записи БАП 26,адресные входы 31 устройства, первый 32 и второй 33 управляющие входы устройства, группу элементов И 34, первые входы которьх, 1 547035 соедг»т» ены с вьгходом элемента 1! 35, выходы 36 группы элемен t oa H 34 спединеньт с входами первой групгы элементов ПЛИ 37, выходы которой соединетпт с attxoäëìa 38 накопителя 6.

Первая группа элементов ИПИ 37 состоит из элементов !!И 39. В режи-. ме записи нл выходе всех элементов

ИЛИ 39 будут единичные сигналы, л B режиме считывания (повторной записи) . лишь на соответствующих неистт,эавттьтх р»рядах слова.

Рлок 24 контроля содержит первый элемент ПЛИ 40,, блок 41 свертки по модулю двл, элементы И 42 - 46 с а»»ходами 4 7 — 50,„в то рой 51 и третий 52 элементы 1КИ, Сигнал логической единицы на выходе элемента ИПИ 40 будет при наличии

1 в считанном слове хотя бы одной ошиб,ки, такой же сигнал на выходе элемен-та И 46 — при нечетном числе ошибок„ нл выходе 27 — при появлении первой ошибки в слове„ на вьгходе 28 — неисправимой ошибки, 29 — при повторных ошибках ..

Запоминающее устройство работает следующим образом, В режиме записи (на входе 3 записи устройства — единичный уровень) входная ин»Ьормат»ия (Р. разрядов) с ин, »Ьормаиионньтх входов 2 устройства по- . ступает в коммутатор 1, на основании чего птифратор 7 вырабатывает r проверочных символов в соответствии с при— меняемым кодом Хэмминга. Сформированное таким образом кодовое слово записывается в накопитель б по адресу, установленному на входах 31 ус.тройетва. В течение всего цикла на других управляющих входах устройства поддерживается нулевой уровень сигнала, B режиме считывания кодовое слово с вь»ходов 8 накопителя 6 по сигналу на входе 33 (единичньгй сигнал на входе 33 должен вырабатываться через время, пока на выходах 8 накопителя

6 не установится считываемое слово) поступает в регистр 9, работа»»ттт»ий по переднему»Ьронту управляю»»»его сигнала на входе 33, а затем — в первый блок

11 коррекции ошибки и в первый блок

12 вычисления признака ошибки. При о отсутствии ошибок (отказов или сбоев элементов памяти — ЭП) признак оптибки равен нулю, в результате чего на выходе 30 БАЛ 26 будет единичньнт сигнал, а на выходах дев»и»»траторотз 16 и

1О т 5

3Q

19 — нулевые сигналы. Считанные из нат<огт ител я 6 ин<Ьо рма ттионные символы проходят на выходы 15 устройства без изменений. Иа вьгходе 28 устройства вырабатывается сигнал об отсутствии ошибок и, как следствие этого, на входе 32 — сигнал обнуления регистра

9, на входе 33 — нулевой уровень сигнала.

При появлении первой ошибки ее признак, сформированньпт блоком 12, имеет нечетный вес, так как используется код с кодовым расстоянием d — (на выходе блока 41 — »Ьиг,3 единичньп» сигнал, а на выходах БАП

26 — нулевые символы) . Признак ошибки с входов 23 блока 24 проходит через блок 25 нл входы 18 дет»ти»Ьратора

16 без изменений. В деити»Ьраторе 16 устанавливается точное мес тоположение ошибочного бита — на одном из выходов 17 деттти Ьрлтора 16 будет единичный сигнал. Б блоке 1 происходит исправление ошибки путем инверсии ошибочного бита. !!нАормаиионньте разряды кодового слова проходит на выходы 15 устройства, Параллельно с этим, на вьгходлх 27 и 29 блока контроля 24 вырабатываются единичные сигналы, которые разрешают перезапись исправленного бита в соответствующий ЭП накопителя 6 (выход 29), который совместно с другими биФлми слова поступает на входы 4 коммутатора 1 . !la выходах коммутатора 1 и ни»Ьратора 7 будет находиться кодовое слово без ошибок .

Вместе с тем, на одном из выходов 36 соответствующего элемента И 34 будет единичный сигнал, который, проходя через соответствующий элемент ИЛИ 37, разрешает пере .апись в нужный ЭП накопителя 6 правильного двоичного символа. Если обнаруженная ошибка возникла из-эа сбоя ЭП, то повторная запиФь правильного бита изменит состояние этого элемента. Через время гаран тиров анной пе ре записи скоррек тированного бита на вход 33 поступает нулевой уровень сигнала, л после того (как на всех выходах 38 установится нулевой уроветп ) сигналом на входе 32 регистр 9 обнуляется. В следующем цикле считывания ин»Ьормации из этой же ячейки накопителя 6 ошибок в слове не будет, если ранее произошел сбой.

Вьдлча ингЬормаг»ии на выходы 15 устройства осуществляется как и в случае, когда ошибок вообще не было ранее.

5 1з4

Однако единичный сигнал на выходе 27 блока 24 контроля разрешит обнулить соответствующую ячейку БАП 26, Если ранее возник отказ ЭП, то состояние соответствующих ЭП накопителя 6 H разрядов ГАП 26 не изменится, так как на выходах 27 и 29 блока 24 контроля установлены нулевые символы.

Если при последующих обращениях к ЭП накопителя 6 в цикле считывания обнаружится ненулевой синдром (признак ошибки) четного веса, то это означает, что в считанном слове обнаружены две ошибки. Если обе ошибки возникли в промежутке времени между, двумя последними циклами, то единичный сигнал на выходе 28 блока 24 контроля запрещает (через процессор) выдачу информации. Если же одна из этих ошибок возникла в предыдущих циклах (при обращении к данной ячейке), о чем свидетельствует нулевой сигнал на выходе 30 БАП 26, то изменения состояния опрашиваемых ЭП накопителя 6 и соответствующей ячейки

БАЛ 26 не происходит. Синдром двойной ошибки в блоке 25 суммируется с синдромом одиночной ошибки, который поступает на второй вход блока 25 с входа 21 I AII 26. В блоке 11 исправляется ошибка, которая возникла позже, а в блоке 13 — возникн ая ранее.

Таким образом, на выходы 15 устройства поступит слово без ои)ибок .

Формула изобретения

Запоминающее устройство, содержащее накопитель, шифратор, первый и второй блоки коррекции ошибок, первый и второй блоки вычисления признаков ошибки, первый и второй дешиАраторы, блок контроля, блок ассоциативной памяти, регистр, первую группу элементов ИЛИ и коммутатор, информационные входы первой группы которого являются информационными входами устройства, а выходы подключены к входам информационных разрядов дешийратора и к входам шифратора, выходы которого соединены с входами контрольных разрядов накопителя, выходы которого т подключены к информационным входам регистра, выходы которого соединены с входами первого блока вычисления признаков ошибки и с входами первой группы первого блока коррекции о| ибок, входы второй группы которого

7035 6 подключены к выходам первого дешиЬратора, а выходы соединены с информационными входами второй группы ком5 мутатора и с входами первой группы второго блока коррекции ошибок, входы второй группы которого подключены к вьгходал1 второго дешифратора, а выходы являются информационными выходами устройства, входы первого деппкЬратора соединены с выходами второго блока вычисления признаков ои ибки, входы первой группы которого подключены к выходам первого блока вычисления признака ошибки, информационным входам блока ассоциативной памяти и

K входам группы блока контроля, вход которого соединен с выходом признака записи блока ассоциативной памяти, 2Q вход записи которого подключен к первому выходу блока контроля и является выходом признака первичной ошибки устройства, информационные выходы блока ассоциативной памяти соединены с вь.ходами второй группы второго бло- ка вычисления признака ошибки и с входами второго дешиАратора, адресные входь блока ассоциативной памяти являются адресными входами устройства и подключены к адресным входам накопителя, входы записи которого соединены с выходами элементов ИЛИ первой группы, первые входы которых подключены к управляющему входу коммутатора и являются входом записи устрой35 ства, вход сброса и синхровход регистра являются соответственно первым и вторым управляющими входами устройства, второй и третий выходы блока контроля являются соответственно вы-. ходамии и ри знаков неко ррек тируемой и повторной ошибки устройства, о т личающе е с я тем, что, с целью уменьшения потребляемой мощности, 45 в устройство введены элемент If, группа элементов И и вторая группа элементов ИЛИ, причем прямой и инверсный входы элемента И соединены соответственно с третьим выходом блока контроля и с входом записи устройства, выход элемента P. подключен к первым входам элементов И группы, вторые входы которых соединены с третьим управляющим входом устройства, третьи входы элементов If группы подключены к выходам соответствующих элементов

ИЛИ второй группы, первые и вторые входы которых соединены с соответствующими выходами первого и второго

1547035 „

Составитель О.Исаев

Техред Л.Сердюкова

Редактор А.Ревин

Корректор Т.Малец

Заказ 84/90 Тираж 482 Подписное, ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-издательский комбинат "Патент", г. Ужгород, ул. Гагарина, 101 дешиЪраторов, выходы элементов И группы подключены к вторым входам спответствующих элементов ИПИ первой группы.