Арифметическое устройство с микропрограммным управлением

 

Изобретение относится к вычислительной технике и может быть использовано при проектировании вычислительных машин. Цель изобретения - сокращение оборудования с одновременным повышением быстродействия за счет реализации конвейерной выборки следующего адреса микрокоманд. Устройство содержит источник постоянного тока, шину данных, шину адреса, вход тактовых прямых сигналов, арифметико-логический блок, выполненный из N вычислительных ячеек, узел ускоренного переноса, шинный формирователь, контроллер состояний, регистр адреса памяти, два узла выборки операндов АЛУ через порт А и порт В и блок микропрограммного управления, состоящий из регистра команд, дешифратора команд, дешифратора прерываний, узла программного управления, узла памяти микрокоманд, первого регистра микрокоманд и узла обработки прерываний, а также связи между указанными элементами устройства. Новым является введение конвейерного регистра адреса микрокоманд, второго регистра микрокоманд, дешифратора битовых управляющих сигналов, а также входа "Установка", входа тактовых инверсных сигналов и связей между введенными и известными блоками устройства. 4 ил.

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСНИХ

РБСГ1УБЛИН

А1 (19) (l1) (1)5 G 06 F 7/38

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Н А ВТОРСКОМ,К СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ НОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ОРИ ГКНТ СССР (21 ) 4457329/24-24 (22) 08.07.88 (46) 23.04.90. Бюл. 15 (71) Ленинградское научно-производственное объединение "Электроавтоматика" (72) В.А. Коротков, P.À. Иек-Иовсепянц, Л.П. Горохов, Ю.В. Малахов и Е.В. Смирнов (53) 681.325(088.8, (56) Самофалов К.Г. Электроника цифровых вычислительных машин. К.: Вища школа, 1976.

Мик Дж., Брик Дж. Проектирование микропроцессорных устройств с разрядно-модульной организацией. - M, Мир, 1984, с. 152- i62, рис. 3.23. (54) АРИФМЕТИЧЕСКОЕ УСТРОЙСТВО С МИКРОПРОГРАММНЫМ УПРАВЛЕНИЕМ (57) Изобретение относится к вычислительной технике и может быть использовано при проектировании вычислительных машин. Цель изобретения - сокращение оборудования с одновременным ловышением быстродействия за счет реалиИзобретение относится к вычислительной технике и может быть использовано при проектировании арифметических устройств (АУ) вычислительных машин.

Целью изобретения является сокращение оборудования с .одновременным повышением быстродействия путем сокращения времени такта, 2 зации конвейерной выборки следующего адреса микрокоманд. Устройство содер- жит источник постоянного тока, шину данных, шину адреса, вход тактовых прямых сигналов, арифметико-логический блок, выполненный из М вычислительных ячеек, узел ускоренного переноса, шинный формирователь, кднтроллер состояний, регистр адреса памяти, два узла выборки операндов АЛУ через порт А и порт В и блок микропрограммного управления, состоящий из регистра команд, дешифратора команд, дешифратора прерываний, узла программного управления, узла памяти микрокоманд, первого регистра микрокоманд и узла обработки прерываний,а также связи между указанными элементами устройст- фф ва. Новым является введение конвейерного регистра адреса микрокоманд, вто- С рого регистра микрокоманд, дешифратора битовых управляющих сигналов, а также входа "Установка", входа тактовых инверсных сигналов и связей между введенными и известными блоками устройства. 5 ил.

На фиг. 1 и 2 показана структурная схема предлагаемого устройства;

-на фиг. 3 - формат микрокоманды; на фиг. 4 - структурная схема организации микропрограммного управления; на фиг. 5 - временная диаграмма органи,.зации микропрограммного управления °

Устройство (фиг.1 и 2) содержит арифметико-логический блок 1 (АБ), 1559341 (ШФИ), служащий для организации обмена информацией по интерфейсной шине, регистр 11 адреса памяти (РАП), предназначенный для хранения адреса запоминающего узла во время операций выборки или записи информации, первый

25 узел 12 выбора операндов (УВ012), второй узел 13 выбора операндов (УВО13).

БМУ 2 содержит регистр 14 команд (РК), служащий для хранения во время

30 выполнения команды информации о команде, дешифратор 15 векторов прерываний (ДШП), например БИС 555РТ7 (2Кх8), перекодировщик кодов векторов прерыва35 ний в начальные адреса соответствующих микропрограмм обработки прерываний, дешифратор 16 команд (ДШК), представляющий собой постоянное запоминающее устройство, дешифрирующее код операций в начальный адрес микропрог40 раммы этой операции, узел 17 микропрограммного управления (УМУ), например

БИС 1804ВУ4, вырабатывающий следующий адрес микрокоманды (МК) в зависимос 45 ти от сигнала управления "F" ("флаг")

КСС9, регистр 18 адреса микрокоманд (старшие разряды адреса) - РАМК, служащий для хранения адреса микрокоманды во время выборки ее из запоминающего устройства, узел 19 памяти микро50 команд (УПМК) — четыре восьмиразрядные секции БИС 556РТ16 (8Кх8), первый регистр 20 микрокоманд (РМК) - конвейерный регистр, служащий для хранения микрокоманды на время ее выполнения (32 разрнда) синхронно с сигналом "Т", второй регистр 21 микрокоманд (PMK)

Конвейерный регистр, служащий для хравыполняющий арифметические и логические операции над операндами и блок 2 микропрограммного управления БМУ), управляющий работой АБ 1.

АБ 1 содержит арифметико-логический узел 3 (АЛУ), состоящий из вычислительных ячеек 4 - 7 (больших интегральных схем, например, БИС 1804ВС1), узел 8 ускоренного переноса (УУП), на-10 пример БИС 1804 ВР1, служащий для организации ускоренного переноса между секциями БИС АЛУ, контроллер 9 состояний (КСС), например БИС 1804 ВР2, служащий для связи сдвиговых элемен5 тов АЛУ 3, и управления сигналами переноса, записью, считывания и модификации признаков состояния, выработки "флага" (сигнала передачи управления) для организации ветвлений по 2< микрокоманде, шинный формирователь 10 нения микрокоманды на время ее выполнения (32 разряда) синхронно с сигналом "Т", узел 22 обработки прерываний (УОП), например БИС 585ИК14, служащий для управления приоритетами уровней прерываний, приема сигналов прерываний и формирования их векторов, дешифратор 23 битовых управляющих сигналов (ДШБС), шина 24 данных, шина 25 адреса, источник 26 постоянного тока, вход 27 тактовых прямых сигналов, вход 28 тактовых инверсных сигналов, вход 29 "Установка".

У связей на схеме (фиг. 1 и 2) цифра с буквой, например Зр, 9р, 12р, обозначает, что это трехразрядная, девятиразрядная или двенадцатиразрядная группа выходов (или входов), Синхронизация работы АЛУЗ, КСС 9, РАМК18, РМК20, УВ012 и УВ013 производится синхросигнальными сигналами "Т", поступающими по входу 27 тактовых прямых сигналов, а работы РМК 21 - синхросигналами "Т", поступающими по входу 28 тактовых инверсных сигналов, для определения четного и нечетного адресов.

От источника 26 осуществляется питание интегральных схем по соответствующим входам в АЛУЗ и КСС 9. Установка устройства осуществляется по входу 29 "Установка" через вход установки начального состояния РМК20, Слово микрокоманды (фиг. 3) содержится в регистрах РМК20 и РМК21 (разряды 0 - 31 и 32 - 63 микрокоманды соответственно).

Разряды в регистрах объединяются в поля управления устройств (всего девять полей), Количество полей микрокоманды (О - 63) соответствует разрядности выходов блоков РМК20 и РМК21.

Поля управления регистра РМК20 (разряды 0 - 31 микрокоманды): первое поле управления (разряды 23 - 31 МК) управление функциями АЛУ3, второе поле управления (разряды 20 - 22 МК) управление загрузкой начальных адресов микропрограмм команд (ДШК16), векторов микропрограмм обработки преры ваний (ДШП15), обратных адресов микрокоманд (РМК20), третье поле управления (разряды 12 - 15 МК) - управление приемом данных ШФИ10 с шины 24 интерфейса, четвертое поле управлениФ (разряды 16 — 19 MK) - управление функциями формирования адреса микрокоманды УМУ17.

15593

Пятое поле управление участвует в формировании микрокоманды трех параллельных форматов: первый формат (раз ряды 0 - 11 MK) "Адрес" - формирова-.

5 ние константы адреса УМУ17; второй формат (разряды О - 8 МК) "Констан,та" - формирование константы как операнда АЛУЗ, третий формат (разряды

О - 4 MK) "Сдвиг" - формирование

Функций сдвигов КСС 9.

Использование многоформатности микрокоманды (употребление отдельных разрядов и полей слова микрокоманды для формирования функций управления различных устройств) позволяет сократить необходимую длину слова микрокоманды.

Например, в структуре БМУ2 необходимая длина слова микрокоманды сокращается на 15 разрядов. 20

Поля управления регистра РМК21 первое поле управления - управление операндами портов А и В АЛУ 3 (48 - 59 разряды МК) разделяется на управление

УВ012 (разряды 48 - 53 МК) и управле- 25 ние УВ013 (разряды 54 - 59 МК), разряды 50 - 53 и 5б - 59 МК первого поля участвуют в выборе номера регистра через порты А и В АЛУ 3, а разряды

48, 49 и 54, 55 МК - в выборе источ- 30 ника операндов АЛУ 3; второе поле управления - управление ДШБС23 - разряды бО-63 МК, служащие для формирования шестнадцати битов признаков управления микрокоманды; третье поле уп-35 равления - управление записью признаков состояния и формирования "флага"

КСС 9 (разряды 32 - 44 МК); четвертое поле управления - формирование признаков интерфейса, служащих сигналами 40 сопровождения информации интерфейса и управления работой ШФИ!О и РАП11 (разряды 45 - 47 МК).

В структурной схеме организации микропрограммного управления (фиг. 4) 45 показаны взаимосвязи основных потоков информации БМУ2 и АБУ1 между блоками

УМУ17, РАМК18, УПМК19, РМК20, РМК21, УВ012, УВ013, АЛУЗ, КСС9.

50 . С выхода УМУ17 по двенадцатиразрядной шине адрес микрокоманды поступает на первую группу входов РАМК18.

Код адреса микрокоманды Фиксируется передним фронтом строба "Т" по синхро55 входу РАМК18, Временной строб "Т"сигнал с периодом О, 5 мкс, скважност ью

2 ° Временной сигнал "Т" - инверсный сигнал "Т" °

41 6 выхода РАМК18 двенадцать старших разрядов адреса микрокоманды поступают на вход УПМК19. Туда же подсоеди нен сигнал "Т", являющийся в этом случае нулевым (младшим) разрядом адреса, Поэтому на период прохождения сигнала T дважды выбирается из

УПМК19 информация по 32-разрядной шине по нечетному, а затем по четному адресам.,Считанная информация иэ

УПМК19 записывается в РМК20, РМК21 в момент переднего фронта сигналов

"Т" и "Т", поступающих на синхровходы регистров.

Сигналы управления работой АЛУЗ с выходов РМК20 поступают на входы микрокоманд вычислительных ячеек 4 - 7

АЛУЗ.

Информация с выходов РМК21 о выборе источников операндов, сдвинутая на полтакта вперед относительно такта работы АЛУЗ, поступает на информационные входы ÓÂ012, УВ013 и синхронизируется стробом "Т". С выбранным узлом

УВ012 и УВ013 соответственно по входам адреса вычислительных ячеек 4 - 7 операндом производятся арифметические или логические операции в АЛУЗ. Ре зультатом операций является выборка признаков состояния с выходов признаков состояний вычислительной ячейки 4

АЛУЗ, поступающих соответственно на входы признаков условного перехода

КСС9 для хранения и модификации.

Результатом после обработки сигналов состояния на 13-разрядной шине (третья группа выходов РМК21), поступающих на вход микрокоманд КСС9, яв» ляется выборка сигнала "Р на выходе условия перехода КСС9, поступающего в УМУ17 на вход условного перехода.

С четвертой группы выходов РМК20 на вход микрокоманд УМУ17 поступает четырехразрядный код функции управления УМУ17 в РАМК18. Это и является исходным состоянием для начала работы устройства. Адрес МК формируется на входе УПМК19 последовательно эа период сигнала "Т" дважды: в нечетный полупериод и четный полупериод, отличающиеся между собой на единицу младшего разряда.

Информация, выбранная по нечетному адресу, записывается в РМК21 по сигналу "Т", а по четному " в РМК20 по сигналу "Т". Информа.ция, хранящаяся в, регистре РМК20, управляет работой

1559341

АЛУЗ, Номер регистра общего назначения (POH) АЛУЗ вырабатывается УВ012, УВ013 синхронно сигналу "Т". Пунктирами (фиг, 4) показано прохождение информации одновременно для трех последовательных значений следующего ад" реса микрокоманд (А, A + 1, А + 2).

В момент интервала времени X под управлением регистров РМК20, РМК21 !ð выполняются арифметические или логические операции в АЛУЗ для MK с адресом А, формируются по ее результатам признаки слова состояния процесса и записываются по концу интервала времени в КСС9; под управлением регистра РАМК18 и признака "Т" дважды выбирается (нечетный, затем четный адрес МК А + 1) информация из УПМК19 и по окончании интервала, времени X записывается соответственно в РМК21 (нечетный адрес) и РМК20 (четный адрес); пЬд управлением четырехразрядной группы выходов РМК20 в УМУ17 формируется следующий адрес выборки 25 микрокоманды А + 2 и Ro окончании интервала времени X записывается в

РАМК18.

Динамика формирования следующего адреса микрокоманды, работа АЛУ и КСС щ поясняются временной диаграммой (фиг. 5), на которой по вертикали обозначены сверху вниз номера циклограмм, по горизонтали — длительности и виды циклограмм с выделением интервала времени X.

На циклограммах 1 и 2 показаны последовательности синхроимпульсов

"Т" и нТ", синхронизирующих работу устройства. На циклограммах 1 - 10 40 рассмотрена работа последовательности микрокоманд от A - 1 до А +

Предположим, что момент времени X соответствует выполнению МКА по цикло 45 грамме 5 в АЛУЗ. Тогда s регистре

РМК20 (циклограммы 3 и 4),существует информация, управляющая работой А-й микрокоманды, в регистре РМК21 в те-. чение первого полупериода - информация для А-й микрокоманды, а в течение второй половины периода - для микрокоманды А + 1. В то же время под управлением РАМК18, содержащем информацию о номере микрокоманды А + 1 (циклограмма 9), выбирается из УПМК19

55 (циклограмма 7) нечетный, а затем четный адрес микрокоманды А + 1. Выбраннаяя информа ция, соот ветст вующая микрокоманд А + 1, из УПМК19 по нечет ному адресу записывается в РМК21 (циклограмма 4), а по четному адресу - в

РИК20 (циклограмма 3) . Номер POH АЛУЗ, содержащий операнд, необходимый для выполнения операции АЛУ, хранится в блоке УВ012 или УВ013 синхронно с работой АЛУЗ (циклограма 10) .

Из временной диаграммы (фиг. 5) и структурной схемы организации управления (фиг. 4) видно, что в схеме реализован конвейер на двухкратные выработки следующего адреса микрокоманды, т.е, когда выполняются действия под управлением микрокоманды A в АЛУЗ, под управлением РАМК18 выбирается из

УПИК19 информация А + 1 микрокоманды, а в УМУ17 вырабатывается адрес A + 2 микрокоманды.

Совмещение процесса выработки следующего адреса для микрокоманд А, А + 1, А + 2 создает воэможность значительного сокращения времени его выполнения. Двухкратная выборка из УПМК за один такт позволяет в два раза сократить количество микросхем УПМК19.

В предлагаемом устройстве временной такт (при двухкратной выборке информа,ции из УПМК19) уменьшается с Т = = 300 нс до Т = 250 нс.

Работа по выполнению арифметических и логических операций над операндами в АЛУЗ проводится под управлением полей микрокоманды с двенадцатираэрядных выходов РИК21 и девятираэрядных выходов РМК20. Под управлением сигналов на РМК21 производится выбор

УВ012,. УВ013 источников адресов операндов внутреннего ОЗУ АЛУЗ (первый источник - PK14 и второй источник

РИК21).

С выходов РМК20 производится управление арифметическими или логическими операциями в АЛУЗ над операндами. Операнды могут быть использованы в зависимости от значений функций управления АЛУЗ, поступающих с выходов пятиразрядной шины РМК20 иэ внутреннего

ОЗУ АЛУЗ или с шины 24 данных через

ШФИ10 íà D-входы АЛУЗ.

По результатам выполнения операций над операндами в АЛУЗ вырабатываются признаки (z=, c=, V=, И-входы КСС9) слова состояния АЛУЗ. По сигналам управления группы выходов РМК21 (тринадцатиразрядная шина) в КСС9 запоминаются и обрабатываются признаки сло9 15593

1 ва состояния и в зависимости от их комбинаций вырабатывается сигнал "F" для арга ни за ции процесса вет влений микропрограммы. Процесс обмена информацией с внешними устройствами производится по интерфейсным шинам адреса 25 и данных 24.

При необходимости перехода на обмен информацией с внешними носителя- 10 ми информации по интерфейсу типа узкая шина шины "Адрес" и "Данные" объединяются. С выходов РАВ11 в шину

25 адреса поступают (шестнадцатиразрядный код адреса и признаки для ега сопровождения. Результат операций над . операндами с выходов данных ячеек 4, 5, 6, 7 АЛУЗ поступает на входы lilIN

10 для запоминания в буферном регистре и трансляции через выходы ШФИ на

D-входы ячеек 4, 5, 6, 7 АЛУЗ в качестве операнда следующей операции или через входы-выходы ШфИ10 на шину

24 данных для запоминания во внешних носителях информации. 25

Рассмотрим работу АУ начиная с момента включения, т.е, инициализации начального адреса микропрограмм включения.

Сигнал "Установка" по входу 29, сигнализирующий об отсутствии вторичных напряжений питания АУ или наличии переходных процессов при их установлении, поступает на установочный вход

РМК20. В последнем под управлением 35 сигнала "Установка" четвертым полем (фиг. 2) вырабатывается функция управления УМУ17 для выработки адреса 0...0, поступающего с выходов по че тырехраэрядной шине на вход микрокоманд УМУ17, который вырабатывает двенадцатиразрядный адрес (О...О) и выставляет его на выходе.

РАМК18 по синхросигналу "Т" записывает указанный 0...0 (четный) адрес 5 и начинается выборка содержимого (нулевой) ячейки УПМК19 (старшие разряды 32 - 63) с записью информации по синхросигналу "Т" в РМК21.

Синхроимпульс "Т" подключает млад-. ший разряд адреса на входе УПМК19.Ад» рес 00... 01 (нечетный) вырабатывает из УПМК19 содержимое первой ячейки и записывает по синхросигналу "Т" в

РМК20 (младшие разряды О - 31). Так заканчивается процесс инициализации начального адреса микропрограммы "Ини" циализация", в процессе выполнения которой загружаются, устанавливаются

10 значения различных счетчиков и узлов

АБ1 и БМУ2 в исходное состояние.

Программа инициализации заканчивается загрузкой в PK 14 первой команды па сигналу из ДШБС23, поступившей из запоминающего устройства. Разряды команды па шестнадцатиразрядной шине поступают на дешифрацию в ДШК16. Данные на второй группе входов ДШК16 управляют выходами дешифратора, переключая выходы иэ состояния высокого импеданса в активный режим. В то же время сигналы на выходе ДШП15 и пятой группе выходов РМК20 (обратный адрес) находятся s состоянии высокого импеданса, т.е. отключены. С выхода ДШК16 по двенадцатираэрядной шине начальный адрес микропрограммы команды поступает в УМУ17, транслируется им, эмулируется в зависимости от функции .управления передачи адреса, поступающего с выходов РМК20. Эмулированный адрес поступает с выхода УМУ17 на входы

РАМК18 и в случае выборки адреса ини" циалиэации выбирается дважды в течение такта иэ УПМК и записывается в регистры РМК21 и РМК20.

Предположим, что очередная выбранная из внешнего накопителя по шине

24 данных команда - команда сложения.

Допустим используется в команде сложения (система команд типа СМ-4) метод адресации, когда адрес размещается в POH с номером, указанным в разрядах 0 - 2 команды.

Выполняется первая микрокоманда микропрограммы выполнения операции сложения, которая заключается в выдаче содержимого указанного POH из АЛУЗ с информационного выхода на вход

РАП11, фиксируется в нем и выставляется как адрес операнда на магистраль

25.

Выбранный из внешней памяти опе ранд (слагаемое} с магистрали поступает в ШФИ10 и с нега íà D-вход АЛУЗ.

ЫФИ10 осуществляет процедуру интерфейсного обмена, т.е. прием информации по сигналам сопровождения и выдачу соответствующих квитируоцих сигналов о приеме информации иэ внешних источников. Второй операнд выбирается в зависимости от информации в .3 - 5 разрядах команды аналогично первому операнду.

Во время выполнения микрокоманд, осуществляющих выборку и запоминание выбранного операнда в ШФИ10, первый

1559341

12 операнд пересылается внутрь АЛУЗ в один POH. Выполняется следующая микрокоманда, осуществляющая собственно операцию сложения операндов, запоминание результата в одном из РОН АЛУЗ и выдачу с выходов АЛУЗ на входы признаков условия перехода КСС9 признаков результатов операции и их запоминание в КСС9.

Принцип приема и обработки сигналов прерываний УОП22 следующий.

УОП 22 s течение выполнения текущей микропрограммы команды принимает и запоминает сигналы прерываний от

ЦВИ, а также осуществляет обработку прерываний согласно присваиваемым им приоритетам. Наивысший из принятых сигналов прерываний преобразуется в трехразрядный вектор, поступающий, с пер" вой группы выходов УОП22 на информационные входы ДШП15. Выборка по адресу вектора разрешается после выполнения микропрограммы команды в момент загрузки начального адреса, следующей 25 из ДШК16. С трехразрядной группы выходов РИК20 поступает управление выбора и загрузки адреса и микрокоманды из трех возможных источников: с двенадцатиразрядной группы выходов РИК20,ЗО выходов ДЫП15 и ДШК16. Состояние вь,xo" дов этих источников в любой момент времени таковы, что активным может быть только один, а остальные должны находиться в состоянии высокого импе- 35 данса (отключены), возможно отключе- ние и всех трех источников.

Если с второй группы выходов УОП22 вырабатывается по трехразрядной шине 40 сигнал "Прер", свидетельствующий о наличии требования хоть одного прерывания, происходит определенная коммутация выходов тристабильных источников адреса микрокоманды ДШП15, ДШК16, 45

РИК20, а именно активным становится выход ДШП15. В результате вместо загрузки начального адреса следующей команды из ДШК16 происходит загрузка начального адреса микропрограммы обра- 0 ботки прерываний сигнала прерывания высшего приоритета из принятых. Концом выполнения микропрограммы обработки прерывания является вновь микрокоманда загрузки начального адреса микрокоманды из ДШК16, Если прерывания отсутс твуют, то происходит переход на выполнение следующей команды, поступающей из РК14. формула изобретения

Арифметическое устройство с микропрограммным управлением, содержащее арифметико-логический блок, содержащий N вычислительных ячеек, узел ускоренного переноса, шинный формирователь, контроллер состояний, регистр адреса памяти, первый и второй узлы выборки операндов, и блок микропрограммного управления, содержащий регистр команд, дешифратор команд, дешифратор прерываний, узел микропрограммного управления, узел памяти микрокоманд, первый регистр микрокоманд и узел обработки прерываний, причем шина данных устройства соединена с входом данных шинного формирователя и информационным входом регистра команд, первая и вторая группы выходов которого соединены с управляющими вы-ходами первого и второго узлов выбора операндов соответственно> вторая группа выходов регистра команд соединена с информационными входами дешифратора команд, выходы которого соединены с первыми адресными входами узла микропрограммного управления, вторые адресные входы которого соединены с выходами дешифратора прерываний, информационный вход которого соединен с выходом кода вектора узла обработки прерываний, выходы шинного формирователя соединены с информационными входами всех вычислительных ячеек, выходы данных которых соединены с информационными входами регистра адреса паМяти, выходы которого соединены с шиной адреса устройства, выходы признака состояний первой вычислительной ячейки соединены с входами признаков условного перехода контроллера состояний, первые и BTopblB двунаправленные выходы информации сдвига i-x вычислительных ячеек (где i

=l 2,...,N-1) соединены с первыми и вторыми двунаправленными входами сдвига информации соответственно (i+1)-х вычислительных ячеек, первый и второй двунаправленные входы сдвига информации первой вычислительной ячейки соединены с первыми двунаправленными входом и выходом распространения сдвига контроллера состояний, вторые двунаправленные вход и выход распространения сдвига которого соединены с первыми и вторыми двунаправленными выхо13

1559341

14 дами информации сдвига соответственно

И-и вычислительной ячейки, выходы рас, пространения и разрешения переноса (i+1) -х вычислительных ячеек соединены с входами последовательного переноса

i-x вычислительных ячеек и входом данных узла ускоренного переноса, выход условия перехода контроллера состояний соединен с входом условного пере10 хода узла микропрограммного управления, выход переноса контроллера состояний соединен с входами последовательного переноса N-й вычислительной ячейки и узла ускоренного переноса, !

5 прямой тактовый вход устройства соеI динен с синхровходами контроллера состояний, узла микропрограммного управления и первого и второго узлов выбора опврандов, выходы которых соедине20 ны с первым и вторым входами адреса соответственно всех вычислительных ячеек, о т л и ч а ю щ е е с я тем, что, с целью сокращения оборудования с одновременным повышением быстродей- 25 ствия путем сокращения времени такта, в блок микропрограммного управления введены регистр адреса иикрокоманд, второй регистр микрокоманд и дешифратор битовых управляющих сигналов, gp выход которого соединен с входом разрешения записи регистра команд, выходы блока микропрограммного управления соединены с информационными входами регистра адреса микрокоманд выходы

9 35 которого соединены с адресными входами узла памяти микрокоманд, выходы которого соединены с информационными входами первого и второго регистров микрокоманд, первая группа выходов первого регистра микрокоманд соединена с входами микрокоманде всех вычислительных ячеек, выходы данных которых соединены с входами адреса шинного формирователя,. вторая группа выходов первого регистра микрокоманд соединена с .входом запросов прерываний узла обработки прерываний, выход разрешения прерываний которого соединен с управляющими входами дешифратора прерывайий и дешифратора команд, третья группа выходов первого регистра микрокоманд соединена с входами управления приемом выдачей данных шинного формирователя, четвертая группа выходов первого регистра микрокоманд соединена с входом микрокоманд узла мик; ропрограммного управления, пятая группа выходов первого регистра микрокоманд соединена с третьей группой адресных входов узла микропрограммного управления, шестая группа выходов первого регистра микрокоманд соединена с входом константы шинного формирователя, седьмая группа выходов первого регистра микрокоманд соединена с первой группой входов микрокоманд контроллера состояний, первая и вторая группы выходов второго регистра микрокоманд соединены с входами данных первого и второго узлов выбора операндов соответственно, третья группа выходов второго регистра микрокоманд соединена с входами дешифратора битовых управляющих сигналов, четвер" тая группа выходов второго регистра микрокоманд соединена с второй группой входов микрокоманд контроллера состояний, пятая группа выходов второго регистра микрокоманд соединена с входом формирования признаков управления шинного формирователя и управляющими входами регистра адреса памяти, вход установки устройства соединен с входом установки в начальное состояние первого регистра микрокоманд, синхровход которого соединен с синхровходами узла памяти микрокоманд, регистра адреса микрокоманд, всех вычислительных ячеек и входом прямых тактовых импульсов устройства

I вход инверсных тактовых импульсов устройства соединен с синхровходом второго регистра микрокоманд.

1559341

ФЖ% 7

>gb9341

Фие. 2

1559341 !

1559341

Составитель Н. Маркелова

Техред М.Ходанич Корректор О. Ципле

Редактор И. Шулла

OW A O ° Ю л

Заказ 838 Тираж 562 Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., д. 4/5

ПроизводстБенно-издательский комбинат "Патент", г.ужгород, ул. Гагарина,101