Устройство для предварительной обработки информации

 

Изобретение относится к вычислительной технике и может быть использовано при проведении отладки, тестирования и испытаний систем управления технологическими процессами, а также в составе различного типа имитаторов и тренажеров, работающих в комплексе с ЭВМ. Целью изобретения является расширение функциональных возможностей за счет обеспечения возможности корректировки информации по заранее заданному закону. Устройство содержит блок 1 ввода, блок 2 буферной памяти, блок 3 памяти, счетчик 4 времени и арифметический блок 5, шифратор 6, элемент задержки 7, первый коммутатор 8, второй 11 и третий 14 коммутаторы, второй арифметический блок 13, блок 12 постоянной памяти, регистр 10 признаков и дешифратор 9. Возможность реализации реакции имитируемого объекта на управляющие сигналы без изменения заранее подготовленных данных, описывающих состояние объекта управления, позволяет в значительной степени сократить аппаратурные затраты и стоимость работ при отладке и испытании широкого класса систем управления технологическими процессами. Кроме того, появляется возможность значительно расширить область применения устройства за счет использования его при отладке и испытаниях как информационно-советующих (справочных), так и управляющих автоматизированных систем, а также при использовании в имитаторах с обратной связью. 1 ил.

союз советсних социАлистичесних

РЕСПУБЛИК (51) 5 G 06 F 3/05

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Н АВТОРСКОМ У СВИДЕТЕЛЬСТВУ

Ф

© сС

ГОсудАРстВенный НОмитет

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ fRHT СССР. 61) 1062684

21) 4475962/24-24 (22) 22.08,88 (46) 07.05.90. Бюл. У 17 (71) Киевское проектно-конструкторское бюро автоматизированных систем управления (72) В.В.Галкин и Я. Г.Минский (53) 681.327(088.8) (56) Авторское свидетельство СССР

У 1062684, кл. G 06 F 3/05, 1982. (54) УСТРОЙСТВО ДЛЯ ПРЕДВАРИТЕЛЬНОЙ

ОБРАБОТКИ ИНФОРМАЦИИ (57) Изобретение относится к вычисли.Я0„„1562 0 А 2

2 тельной технике и может быть использовано при проведении отладки, тестирования и испытаний систем управления технологическими процессами, а также в составе различного типа имитаторов и тренажеров, работающих в комплексе с 3BN. Целью изобретения является расширение функциональных возможнос" тей за счет обеспечения возможности корректировки информации по заранее заданному закону. Устройство содержит блок 1 ввода, блок 2 буферной памяти, блок 3 памяти, счетчик 4 времени и .арифметический блок 5, шифратор 6, 1562900 элемент 7 задержки, первый коммутатор 8, второй 11 и третий 14 коммутаторы, второй арифметический блок 13, олок 12 постоянной памяти, регистр

10 признаков и дешифратор 9. Возмож-ность реализации реакции имитируемого объекта на управляющие сигналы, беэ изменения заранее подготовленных даннЬ х,описывающих состояние объекта упргавления, позволяет в значительной степени сократить аппаратурные затраИзобретение относится к вычислительной технике, может быть использовано при проведении отладки и испытаний систем управления технологическими процессами, а также в составе разЛичного типа имитаторов и тренажеров, работающих в комплексе с ЭВМ, и является усовершенствованием изобретения по авт.св. N - 1062684.

Целью изобретения является расширение функциональных возможностей устройства за счет воэможности корректировки информации по заранее за1 данному закону, Иа чертеже приведена блок-схема устройства для предварительной обработки информации.

Устройство содержит блок 1 ввода, блок 2 буферной памяти, блок 3 памяти, счетчик 4 времени, первый арифметический блок 5, шифратор 6, элемент

7 задержки, первый коммутатор Я, дешифратор 9, регистр 10 признаков, Второй коммутатор 11 блок 12 постоянной памяти, второй арифметический блок 13, третий коммутатор 14, позициями 15 — 19 обозначены выходы и

Входы устройства.

Работа устройства основана на вы.числении в момент поступления запросов от ЭВМ значения воспроизводимого аналогового сигнала на участке интерполяции, заданном кодом его начала, конца и длительности, а также коррекции (изменении) заданного значения в соответствии с заранее заданным законом при поступлении команды от ЭВМ, Иоличество каналов преобразования заВисит только от объема используемой памяти., а также разрядности шифратора и коммутатора, определяющей возможно— сти адресации. ты и стоимость работ при отладке и испытании широкого класса систем управления технологическими процессами.

Кроме того, появляется возможность значительно расширить область применения устройства эа счет использования его при отладке и испытаниях как информационно-советующих (справочных), так и управляющих автоматизированных систем, а также при использовании в имитаторах с обратной связью. 1 ил.

В каждый момент времени в устройстве хранится информация двух кад20 ров — текущего и последующего. Каждый кадр содержит коэффициенты, определяющие значения аналоговых сигналов в узлах интерполяции и величину интервала интерполяции с;, общую для

25 всех каналов преобразования, а также массив величин задержек выдачи информации для каждого канала, выбранных так, что время получения ЭВМ информации в ответ на запрос соответствует времени прохождения ее через систему устройств связи с объектом.

По истечении интервала интерполяции текущего кадра начинается отсчет времени последующего кадра, а в уст" ройство вводится информация для нового кадра, такое обновление информации происходит независимо от наличия или отсутствия запросов от ЭВМ.

Принцип реакции устройства на уп4О раВляющие ВоэдейстВия заключается В изменении коэффициентов (мгновенных значений переменных) в конце участка (кадра) интерполяции, хранящихся в первом блоке 3 памяти. Изменение реализуется вторым арифметическим блоком 13 в соответствии с заданным законом, код которого хранится в блоке 12 памяти и представляет собой значение D; на которое необходимо изменить заданное значение К,, и код операции Х;;

В простейшем случае второй арифметический блок реализует операции сло55 жения, вычитания, умножения и делення. множество кодов 1D,, x, 1 для каждого канала, подлежащего изменению, предварительно заносится в блок управляющей памяти (ПЗУ).

В любой произвольный момент времени от внешнего управляющего устройства на вход 19 дешифратора 9 может

40 поступить адрес (номер канала) элемента управления,на который выдается команда управления. С выхода дешифратора 9 на вход регистра 10 признаков

45 поступает позиционный код, содержащий одну "1", которая и записывается в соответствующий разряд регистра признаков по сигналу "Запись", поступающему с внешнего источника при об50 ращении к какому-либо устройству регулирования, Таким образом, наличие

"1" в каких-либо разрядах регистра 10 признаков индицирует выданную команду управления по соответствующему адресу.

5 15

11ри поступлении адреса команды,управления, сопровождаемой сигналом

"Запись", на вход 19 дешифратор 9 выдает код, содержащий одну "1", которая записывается (по поступившему сигналу "Запись" ) в соответствующий разряд регистра 10 признаков, регист" рируя поступившую команду управления по определенному адресу. В любой момент времени может выполняться только операция выдачи управления или опроса состояния переменных, поэтому отсутствие сигнала записи является разрешением чтения регистра 10 признаков.

Устройство работает следующим образом.

В исходном состоянии в блоке 3 памяти хранятся коэффициенты I< и К для всех каналов преобразования и соответствующие им величины задержек.

Величина интервала интерполяции первого кадра с, занесена в первый арифметический блок 5 и счетчик 4 времени, Информация второго кадра,. т.е. коэффициенты К всех каналов преобра Z эования, соответствующие величины задержек и величина интервала интерполяции второго кадра, находится в .блоке 2 буферной памяти.

При поступлении на вход 17 команды запроса от внешнего устройства (ЭВМ) шифратор 6 вырабатывает код, поступающий на вход блока 3 памяти как адрес ячейки памяти, на управляющий вход первого коммутатора.8 как номер канала. Значения коэффициентов, выбранные .по адресам, сформированным шифратором 6, с выхода блока 3 памяти пос-. тупают непосредственно на первый арифметический блок 5 через третий коммутатор.14 при отсутствии зарегистрированного управления на регистре

10 признаков.

Арифметический блок 5 по полученным значениям коэффициентов Kä и Кс, значению ñ, и значению текущего времени на интервале интерполяции t поступающему со счетчика 4 времени, определяет значение аналогового сигнала в момент опроса в виде кода

il

Z = К + (K Ê,)-„-, который с выхода с с первого арифметического блока 5 поступает на первый информационный вход первого коммутатора 8.

С первого выхода блока 3 памяти на вхоп элемента 7 задержки, выпол62900 6 ненного на базе счетчика, поступает код, определяющий время задержки выдачи сигнала в ответ на внешний зап-рос. С выхода элемента 7 задержки сигнал поступает на вход разрешения переключения коммутатора 8, на управляющем входе которого устайовлен код номера канала с выхода шифратора б,опре10 деляющий адрес ввода информации во внешнее управляющее устройство. Поскольку информация кадра сохраняется в памяти устройства неизменной до конца отработки интервала интерполяции, т,е. до заполнения счетчика 4, запрос от внешнего устройства может повторяться по другому или прежнему каналу, а на выходе 18 первого коммутатора 8 получают новые значения сиг20 налов в точке опроса.

По окончании заполнения счетчика

4 на его управляющем выходе 15 формируется запрос информации для очередного кадра. По этому запросу на вход

16 блока 1 ввода от внешнего источника информации поступают коды очередного кадра информации и записываются в блок 2 буферной памяти. При этом коэффициенты, определяющие значения сигналов и времена задержек для очередного кадра, переписываются из блока 2 буферной памяти в блок 3 памяти, а значение интервала интерполяции поступает в арифметический блок 5 и счетчик 4 времени.

В процессе функционирования с шифратора 6 периодически выдается на блок 3 памяти код, определяющий ад7 1562900 Я

Составитель А.Видякнн

Редактор И.Булла Техред Yi.Ходаккч Корректор Э,Лончакова

Заказ 1064 Тираж 568 Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская каб., д. 4/S

Йроизводствекко-издательский комбинат "Патент", r.Óæroðoä, ул. Гагарина, 101 рес опрашиваемого канала, который также поступает на блок 12 памяти и второй коммутатор 11, который в зависимости от поступившего кода с шифратора 6 разрешает прохождение на вы5 ход значения соответствующего разряда регистра 10 признаков. Всли в данном разряде записана "1" (т. е. зафиксировано управляющее воздействие), что является разрешением чтения блока 12 памяти, по которому на вход второго ар фметического блока 13 поступают вы ранное из блока 12 памяти значение пе вого операнда Э; и код операции Х> 15 (сложить, вычесть, разделить, И, ИЛИ), на второй вход второго арифметического блока поступает считанное из блока

3 памяти значение коэффициента К,.

Второй арифметический блок 13 выполняет заданную операцию К;;=: К;Х1D, .и вы1гает новое (скорректированное на заданную. величину) значение К, через третий коммутатор 14 на первый арифметический блок 5, третий коммутатор 25

14 переключается в соответствующее положение, разрешая прохождение информации, поступающей .на второй вход при наличии "1" на yro управляющем входе. В противном случае, т.е. при 30 напичии "0" на управляющем входе третьего коммутатора 14, значение К; с блока 3 памяти передается через третий коммутатор 14 на вход первого арифметического блока 5 без измененнй. В дальнейшем устройство функционирует в соответствии с укаэанным алгоритмом.

Формула изобретения

Устройство для предварительной об" работки информации по акт. св.

Р 1062684, о т л и ч а ю щ е е с я тем, что, с целью расширения функциональных воэможностей устройства эа счет возможности корректировки информации по заранее заданному закону, в него введены второй и третий коммута« торы, второй арифметический. блок, блок постоянной памяти, регистр признаков и дешифратор, вход которого является вторым управляющим входом устройства, а выход соединен с информационным входом регистра признаков, вход разрешения записи которого соединен с вторым управляющим входом устройства, выход регистра признаков соединен с информационным входом второго коммутатора, управляющий вход которого соединен с выходом шифратора, а выход — с управляющим входом третьего коммутатора и входом разрешения чтения блока постоянной памяти, адресный вход которого соединен с выходом шифратора, выход блока постоянной памяти соединен с первым входом второго арифметического блока, второй вход которого соединен с первым информационным выходом блока памяти и с первым информационным входом третьего коммутатора, второй информационный вход которого соединен с выходом второго арифметического блока, выход 1 третьего коммутатора соединен с пер- вым входом первого арифметического блока.