Многоканальное устройство для ввода аналоговых данных

 

Многоканальное устройство для ввода аналоговых данных относится к информационно-измерительной технике и может быть использовано для измерения, передачи по каналам связи и ввода в ЭВМ сигналов, поступающих от множества источников измеряемых величин. Цель изобретения - расширение области применения устройства для ввода аналоговых данных, которое достигается за счет формирования вариационного ряда из P отсчетов в каждом канале. Многоканальное устройство содержит первый и второй блоки 2,3 формирования приоритетного адреса, блок управления 4, счетчики 5, 7 и 9, цифроаналоговый преобразователь 6, блок 10 буферной памяти, блок 8 памяти текущего ранга, каналы 1, содержащие компаратор 11, элементы ИСКЛЮЧАЮЩИЕ ИЛИ 12 и 15, мультиплексор 14, триггер 13, блок памяти 16, элемент ИЛИ 13. 1 з.п. ф-лы, 6 ил.

COOB СОВЕТСКИХ

СоиИАЛИСти 1ЕСНИХ

РЕСПУБЛИН (19) (Н) 15Р 5 Г 06 Г 3/05

ГОСУДАРСТВЕННЬ Й КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ fHHT СССР. (21) 4459270/24-24 (22) 12.07,88 (46) 23.09.90. Вюл. ¹ 35 (72) А.В.Апыхтин, Н.Р.Третьякова, В.А.Трушин и М.И.Фнхман (53) 681.32 (088.Ь) (56) Авторское свидетельство СССР

? - 1453397, кл. r, 06 F 3/05, 1987.

Авторское свидетельство СССР

Р 1273911, кл. Г 06 I" 3/05, 1985. (54) МНОГОКАНАЛВНОЕ УСТРОЙСТВО ДЛЯ

ВВОДА АНАЛОГОВЫХ ДАННЬБ (57) Многоканальное устройство дпя ввода аналоговых данных относится к информационно-измерительной технике и может быть использовано пля измерения, передачи по каналам связи и ввода в ЭВМ

2 сигналов, поступаюших оТ множества источников измеряемых величин. Цель изобретения - расширение области применения устройства для ввода аналоIoBlIx JTàíHèõ, которое достигается за счет Аормирования вариационного ряда из P отсчетов в каждом канале.

Многоканальное устройство содержит первый и второй блоки 2, 3 Аормирования приоритетного адреса, блок управления 4, счетчики 5, 7 и 9, цифроаналоговый преобразователь 6, блок

10 буперной памяти, блок 8 памяти текут его ранга, каналы 1, содержавшие компаратор 11, элементы ИСКЛ10Ч ИЩЕЕ

ИЛИ 12 и 15, мультиплексор 14, триггер 13, блок 16 памяти, элемент ИЛИ

13. 1 з.п. А-лы, 6 ил.

1594517

Изобретение относится к измерительной и вы плслительной технике и может быть использовано при построении высокопроизводительных систем сбора и обработки аналоговых данных с использованием мультиплицированной структуры ЗВ??, .

Целью изобретешля является расширение области применения устройства за счет Аормпрования вафлационного

Р ?да в каждом канале.

?!а Аиг. 1 изображена структурная сХема многоканального устройства для ввода аналоговых данных; на Аиг. 2—

cTруктурHAH схема блока управления; на Аиг. 3 и 4 — схемы первого и второго блоков Аормирования приоритетного адреса; на Аиг. 5 — схема мультиплек-, сора; на Аиг. б — схема первого муль- 20 тйплексора блока управления.

?1ногоканальное устройство для

i ввода аналоговых данных (Аиг. 1) содержит ?? каналов 1 преобразования аналоговых величин, первый блок 2

Аормирования приоритетного адреса (БФПЛ), второй БФПЛ 3, блок 4 управлеНия, первый счетчик 5, циАроаналоговый преобразователь (ЦЛП) 6, второй счетчик 7, блок 8 памяти текущего ран-30 га, третий счетчик 9, блок 10 буАерНой памяти, каждый канал 1 преобразования образован компаратпром 11, пер 1ым элементом ??СКЛ?ОЧЛ?0?!!ЕГ ИЛИ 12, триггером 13, мультиплексором 14, вторым элементом ИС?(ЛИЧЛИ? ?КГ ИЛИ 15, бло- ком 16 памяти, элементом ИЛИ 17.

Ца Аиг. 1 обозначены шина 18 логической единицы, выходы 19 блока 4, адресные входы 20 блока 4.

Блок управления (Аиг. 2) содержит генератор 21 импульсов, первый 22, второй 23, третий 24, четвертый 25, пятьпл 26 триггеры, первый 27, второй

28 и третий 29 счетчики, первый 30 и второй 31 Аормирователи импульса, элементы И 32 — 36, элементы ИЛИ

37 — 41, первьп . 42 и второй 43 муль-gñs типлексоры, шину 44 логического нуля.

Второй 28 и третий 29 счетчики являются .счетчиками Джонсона.

ЕФПА 2 (фиг.3) обеспечивает Àîðмирование кодов номеров каналов либо сАормпровавших запросы по первой группе входов данных в соответствии с приоритетом, либо по второй группе входов данных в цикле считыва1пля, а также н соответс.гаиш с приоритетом, причем на первой группе выходов Аормируется унитарный двоичный код, на

Второй группе выхОДОВ позиционньй двоичный код, на третьем выходе — сигнал наличия запроса хотя бы от одного канала.

Режим работы БФПА 2 определяется сигналом, поступающим на вход управления

V 1. БРПЛ 2 представляет собой последовательно соединенные N-разрядный мультиплексор 45 два в один, вход управления которым является входом

V 1, приоритетный шнАратор 46 и дешиАратор 47, управляющие входы которых объединены и являются входом V 2, а выходы шиАратора и дешиАратора являются соответственно второй и первой группой выходов Б@ПА 2, N-входовую схему ИЛИ на элементах И-НЕ 48 и

ИЛИ-III": 49, выход которой является третьим выходом устройства, а входы соединены с выходами мультиплексора.

БФПА 3 (Аиг. 4) обеспечивает Аормирование унитарного кода номера цикла при считывании по однотиповому признаку результата измерения в том разряде

P-разрядного слова, который соответствует номеру цикла и в канале в соответствии с адресом канала, установленном на адресном входе БФПА 3.

Последний представляет собой последовательно соединенные ??-входовой и P.— разрядный мультиплексор 50 и. npuopu".eòHûé шиАратор 51, управляющие Vвходы которого соединены и являются

V-входом БФПА 3. Приоритетный шиАратор может быть выполнен как программируеTI и мые пользователем ПЗУ, пролитые в соответствии с таблицей истинности (фиг. 4).

Работа многоканального устройства для ввода аналоговых данных осуществляется под управлением ЭВ?1, которая

Аормирует код соответствующего режима для записи в триггеры 22 и 26, а также команды "Сброс", "Режим", поступающие на входы первой группы входов блока 4 управления. В исходном положении при включении питания или начале работы счетчик 5, счетчик 7, счетчик 9, все триггеры 13 каналов 1,триггеры 23 — 26, счетчик 27, счетчики

Джонсона 28 и 29 блока 4 управления установлены в исходное положение (нулевое), а триггеры 22 и 24 (единичное) состояние.. При этом на четвертом и шестом выходах блока 4 управления уровень "1", что обеспечивает уровнй "1" на всех выходах первой группы выходов БФПА 2 и уровни "0" на

5 15945 всех выходах вторых элементов ИСКЛ1ЭЧАВЦЕЕ ИЛИ 15 . .Таким образом, блоки 16 памяти готоны к приему информации. С восьмого выхода блока 4 управления начина5 ют поступать импульсы на С-вход счетчика 7 и через элемент ИЖ 41 на девятый выход блока 4 управления. При этом во все разряды блока памяти теку- 1О щего ранга 8 по всем N адресам записываются логические нули. Сигнал пере" полнения счетчика 7 поступает на третий вход блока 4 управления и устанавливает триггер 24 в состояние "0", что прекращает импульсы на восьмом и девятом выходах блока 4 управления, при этом устройство подготовлено к режиму измерения. Рассмотрим работу . устройства в режиме P-кратного изме- 20 рения с обработкой. Первый формирователь 30 импульса Аормирует импульс, который поступает на S-вход триггера

23, устанавливает его в состояние "1", тем самым разрешая работу счетчика

Джонсона 28. Счетчики Джонсона используются в качестве делителей частоты и распределителей импульсов, .причем счетчик 28 используется для управле-, ния счетчиком 5,ЦАП 6 и сброса тригге- ров 13, а счетчик 29 - для управле- ния ааписью данных в.блок. 10 буферной памяти и блоки 16 памяти в режиме перезаписи. На первом выходе блока 4 управления Аормируются импульсы, поступающие на счетчик 5, выходы которого подключены к входам ЦАП 6. При этом на выходе ЦАП 6 Аормируется ступенчато-измеряющееся образцовое напряжение. В момент совпадения уровня образцового напряжения на одном или 4ц нескольких входах устройства Х;, где

1,N на выходе соответствующего этому входу (нходам) компаратора 11 формируется перепад напряжения, например, из состояния "0" в "1", если 45 образцовое напряжение стало больше из.меряемого, и из "1" в "0", если образцовое напряжение стало меньше измеряемого.

l 50

Сигнал на пятом выходе олока 4 управления обеспечивает Аормирование на выходах первых элементов ИСКЛРЧАИЦЕЕ ИХИ 12 формирование на выходах первых элементов перепада из "0" в, "1" независимо от Аормирования образцового напряжения от минимального до максимального значения или наоборот. При возчикновении перепада из

17 б

"0" и "1" соответствующий триггер

13 (триггера 13) переходит в единичное состояние. В режиме измерения к группе выходов 19. блока 4 управления через мультиплексор 43 подключены выходы счетчика 27, который управляет работой мультиплексоров 14, подключая в каждом цикле к выходу соответствующего его номеру ныход триггера 13, а ко всем остальным разрядам — выходы соответствующих разрядов памяти.

Н каждом (из Р) цикле измерения в каждом канале на каждой ступени развертывающего напряжения состояние триггера

13 ("0" — если не сработал, 1" — если сработал) записывается в тот разряд P-разрядного слова, который соответствует номеру цикла, при этом адрес записи определяется величиной результата измерения.

На втором выходе блока 4 управления формируется сигнал "Сброс запроса" триггеров 13 на каждой ступени развертывающего напряжения, который подтверждает состояние "0", если триггер не сработал, или, если триггер сработал,то возвращает его в нулевое состояние.

Таким образом, в блоках 16 памяти н каждом разряде Р-разрядных слов "1" встречается только один раз по адресу,определяемому величиной результата измерения в данном канале. По окончании P циклов записи в каждый блок 16 памяти записано всего P единиц во всех словах. После окончания

P-ro цикла сигнал переполнения счетчика 2? блока 4 управления устанавливает триггер 22 в нулевое состояние (при этом на четвертом выходе блока управления сигнал "0"), а к выходам (ныход 19 блока 4 управления) мультиплексора 43 подключаются входы 20 блока 4 управления. Триггер 23 также устанавливается н "0", при этом запрещается работа счетчика Джонсона

28. .l

Импульсы с генератора 21 через элемент И 33 и через элемент ИЛИ 39 начинают поступать на С-вход счетчика 5, Аормируя адрес считывания для блока 16 памяти. При появлении хотя бы одной единицы в одном из разрядов

P-разрядного слова в одном (нескольких) канале возникает сигнал "Запрос" на выходе элемента ИЛИ 17, который поступает на вторую группу входов

БФПА 2. Последний по одному или нескольким запросам формирует на своих

1594517 первых двух выходах соответственно унитарный и позиционный коды наиболее приоритетного иэ сАормированших запрос каналов, на третьем выходе — сигнал

"Запрос" (О), поступающий на вход блока 4 управления. Иэ пози»»т»онного кода БФПА 2 и кода блока 16 памяти

БФПА 3 Аормирует позиционный код номера цикла в соответствии с принятым приоритетом. Сигнал "Запрос" на выходе БФПА 2 устанавливает триггер

25 б тока 4 управления в "1" и через элемент И 35 разрешает работу счет1»т»ка Цжонсот»а 29. 15

Таким образом, одновременно с Аормированием адреса номера канала БЭППА

2 начинается цикл перезаписи данньг< из блоков памяти в блок 10 буАерной

tt 11 памяти, Сигналом Запрос с выхода

БФПА 2 номер канала записывается с счетчик 7, с вь1хода которого поступает на адресные входы блока 8 памяти текуцего ранга, находящегося в режиме считывания . Данные, соответствующие ран- 25

ry (числу операций перезаписи в i-u канале),поступают на вход данных счетчика 9, куда записываются первым им- i пульсом счетчика Джонсона 29 (одиннадцатый выход блока 4 управления). Таким образом, на выходах блока 10 бус ернот» памяттт формируется (K1 + K2)разрядный код адреса результата измерения, установленного на шине дан»»ьп<, который записывается вторым импульсом. с выхода счетчика Джонсона 29 (вы35 ход 13 блока 4 управления).

Третий импульс счетчика Джонсопа 29 поступает на С-т1ход счетчика 4р

9, увеличивая его содержа»мое на единицу. Четвертьп» импульс счетчика

Джонсона 29 через пятый элемент ИЛИ

41 записывает измененный код номера ранга по адресу обслутпьваемого канала в блок 8 памяти текущего ранга и записывает "011 на место разряда, chopмированного БФПА 3 Р-разрядного слова, обслуженного БФПА 2 канала. Если эатп»сь "G™ не приводит к снятию сигнала

"Запрос1, то процедура перезаписи повторяется до тех пор, пока не снимается сигнал "Запрос". Задним Арон-том импульса с четвертого выхода счетчика Джонсона 29 триггер 25 запроса

55 устанавливается в "0", если нет сигнала "Запрос 1. Очередной импульс переполнения счетчт»ка 5 через открытый элемент И 32 и элемент ИЛИ 38 устанавливает триггер 22 в исходное состояние и заверптает цикл перезаписи.

В режиме измерения без обработки данные с выхода счетчика 5 непосредственно записываются в буферную память по адресу, сАормированному БФПА 2 по запросам, поступающим на входы первой группы БФПА 2, а остальная часть адреса Ьормт»руется аналогично режиму измерения с обработкой.

Применение предлагаемого многоканального устройства для ввода аналоговых данных может быть особенно эААективным для автоматизации научных исследований, в частности при проведении натурных испытаний конструкций, характеризующихся большим количеством источников инАормации и необходимости проведения операций ранжирования в темпе эксперимента.

Формула и з о б р е т е н и я

1. Иногоканальное устройство дляввода аналоговых данных, содержащее первьпл блок Аормирования приоритетного адреса, блок управления, циАроаналоговый преобразователь, первый счетчик, а каждый канал содержит компаратор, триггер, мультиплексор и блок памяти, причем выход каждого триггера соединен с инАормационными входами первой группы мультиплексора, первый вход каждого компаратора является информационными входами устройства, счетньп» вход первого счетчика соединен с первым выходом блока управления, второй, третий и четвертый выходы которого соединены соответственно с входами сброса триггеров, первым и вторым входами управления первого блока формирования приоритетного адреса, вторые входы компараторов соединены с выходом циАроаналогового преобразователя, выходы .первого счетчика соединены с входами циАроаналогового преобразователя и адресными входами блока памяти, выход переполнения первого счетчика соединен с тактовым входом блока управления, вход выбора режима которого соединен с выходом запроса первого блока Аормирования приоритетного адреса, управляющие входы блока управления являются управляющими входами устройства, отличающееся тем, что, с целью расширения области применения путем Аормирования вариационного ряда в каждом канале, в устройство вве1594517 дены второй блок формирования приоритетного адреса, второй и третий счет чики, блок буферной памяти, блок памяти текущего ранга и в каждом канале — два элемента ИСКЛЛЧАИЦЕЕ ИЛИ, элемент

ИЛИ, причем инАормационный вход триггера подключен к шине логической единицы, выход триггера соединен с информационными входами первой группы первого блока Аормирования приоритетного адреса, тактовый вход триггера соединен с выходом первого элемента

ИСКЛГ)ЧАПГ ЕЕ ИЛИ, первый вход которого соединен с Выходом компаратОра ВТо рые входы каждого первого и второго элементов ИСКЛЭЧАЕЦЕЕ ИЛИ соединены с пятым и шестым выходами блока управления соответственно, выходы мультиплексора соединены с информационными входами блока памяти, выходы которого соединены с инАормационньыи входами второй группы мультиплексора, входами элемента ИЛИ и инАормационными входами второго блока Аормнрования приори- 25 тетного адреса, первый вход каждого второго элемента ИСКЛИЧАИЦЕЕ ИЛИ соединен с соответствующими инАормационными выходами первой группы первого блока Аормирования приоритетного адреса, выход второго элемента ИСКЛИЧАЩЕЕ ИЛИ соединен с управляющим входом блока памяти, адресные входы мультиплексора соединены с выходами группы блока управления, седьмой выход которого соединен с входом записи каждого блока памяти, выходы счетчика соединены с инАормационными входами блока буферной памяти, выходы кпторого являются выходами устройства, выход каждого элемента ИЛИ соедине40 ны с информационными входами второй группЫ первого блока Аормирования приоритетного адреса, инАормационные выходы второй группы которого соединены с адресными входами второго блока

Аормирования приоритетного адреса, адресными входами первой группы блока буферной памяти и Входами предустановки второго счетчика, выходы которого соединены с адресными входами блока памяти текущего ранга, инАормационные выходы которого соединены с входами предустановки третьего счетчика, выходы которого соединены с адресными входами второй группы блока буАерноч епамяти и инАормационными входами блока памяти текущего ранга, восьмой, девя ено я беспенна выхопн блока управления соединены со счетным входом второго счетчика, Входом записи блока памяти . текущего ранга и счетным Входом третьего счет ..ика соответственно, одиннадцатый и д;енадцатые выхопы блока управления соединены соответственно с уп- 1 равляющим входом и входом сброса третьего счетчика, выход переполнения второго счетчика соединен с входом сброса блока управления, адресные входы которого соединены с выходами второго блока формирования приоритетного адреса, двенадцатый выход блока управления соединен с входом сброса первого и второго счетчиков, тринадцатый выход блока управления соединен с управляющим входом блока буферной памяти, выход запроса первого блока Аормирования приоритетного адреса соединен с управляющими входами второго блока Аормирования приоритетного адреса и второго счетчика.

2. Устройство по п. 1, о т л ич а ю щ е е с я тем, что блок управления содержит генератор импульсов, пять триггеров, три счетчика, два

Аормирователя импульса,:пять. элементов И, пять элементов ИЛИ, два мультиппексора, первый вход первого элемента И и счетный Вход первого счетчика является тактовым входом блока, выход переполнения первого счетчика соединен с тактовым входом первого триггера и первым входом первого элемента ИЛИ, выход которого соединен с

axonом сброса второго триггера, выход которого соединен с управляющим входом второго счетчика, выход генератора импульсов соединен со счетными входами второго и третьего счетчиков и первыми входами второго и третьего элементов И, выход третьего триггера соединен с вторым входом третьего эле- . мента И и входом первого Аормирователя импульса, выход которого соединен с входом установки,в "1" второго триггера, инАормационйьЯ вход четвертого триггера и вход второго формирователя импульса является входом выбора режима блока, выход второго Аормирователя импульса соединен с входом установки в "1" четвертого триггера, .прямой выход которого соединен с первым входом четвертого элемента И, второй вход которого соединен с ин,версным выходом первого триггера, вторымн входами первого и второго

1594517

12 элементов И и первым адресным входом . первого мультиплексора, второй адресный вход которого соединен с прямым вьжодом первого триггера, управляющим входом второго мультиплексора, пер вым входом пятого элемента И и является четвертым выходом блока управле ния, вход сброса третьего триггера является входом сброса блока, входы

10 сброса третьего и четвертого триггеров и первого счетчика, первый вход второго элемента ИЛИ, и второй вход

Первого элемента И1П1 являются управляющим::входом блока и двенадцатым выходом блока, выход первого элемен— та И соединен с вторым входом второго элемента ИЛИ, выход которого подключен к входу установки в "1" перВого триггера, вход установки в "1"

20 пятого триггера является управляющим входом блока, вход сброса подключен и шине логической единицы, а выход является третьим выходом блока, инйормационные входы первой группы второго 25 мультиплексора являются адресными

Оходами блока, а информационные входы

Второй группы соединены с информа->

Ционными выходами первого счетчика, сардин из формационных выходов первого счетчика является пятым выходом

ЗО блока, выход третьего элемента ИЛИ является первым выходом блока, первый вход третьего элемента ИЛИ соединен с выходом второго элемента И, третий вход которого соединен с инверсным выходом четвертого триггера, первый выход второго счетчика соединен с первым входом четвертого элемента

1П1И, выход которого является седьмым выходом блока, второй выход второго счетчика соединен с вторыми входами третьего элемента ИЛИ и пятого элемента И, выход которого является вторым выходом блока, первьй, второй и третий выходы третьего счетчика являются соответственно одиннадцатым, тринадцатым и десятым выходами блока, четвертый выход третьего счетчика соединен с вторыми входами четвертого и пятого элементов ИЛИ„ тактовым входом четвертого триггера и первым инйормационным входом первого мультиплек- сора, выход которого является шестым выходом блока, второй информационный вход первого мультиплексора и инАормационный вход первого триггера подключены к шине логического нуля, выход третьего элемента И соединен. с первым входом пятого элемента ИЛИ и является восьмым выходом блока, выход пятого элемента ИЛИ является девятым . выходом блока, выход четвертого элемента И соединен с управляющим входом третьего счетчика, выходы второго мультиплексора являются выходами группы блока.! 594517

1594517

Составитель И.Карнова

Редактор t!.Бланар Техред И.Ходанич

Корректор С.Иевкун

Заказ 2829 Тираж 575 Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., д, 4/5

Производственно-издательский комбинат "Патент", r. Ужгород, ул, Гагарина, 101