Дуплексная вычислительная система с контролем

 

Изобретение относится к вычислительной технике. Цель изобретения - повышение достоверности работы системы. Система осуществляет контроль отлаживаемой ЭВМ с помощью аналогичной эталонной ЭВМ при выполнении програмы контроля, которая содержит штатный список команд, имеющихся в данной ЭВМ. Дуплекская вычислительная система с контролем содержит две ЭВМ 1 и 2, каждая из которых содержит пульт управления 4, блок контроля и коммутации 3, блок сканирования 5 и устройство обработки данных 6. 6 ил.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

09) (11) (g1)5 С 06 Р 11/22

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

H A8TOPCHOMY СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ НОМИТЕТ

Il0 ИЗОБРЕТЕНИЯМ И ОТНРЫТИЯМ

ПРИ ГКНТ СССР (21) 4312569/24-24 (22) 10.08.87 (46) 15.05.90. Бюл. ¹ 18 (72) А.Г. Засыпкинь А,Н. Долголенко и В.Д. Трунов (53) 681.3 (088.8) (56) НР1000 F-series Computer Operating and referense manual. M.P.N.

02111-90001 ° 1980ь Nov.

Eclipse NV-8000. Computer Design, 1981, Jan. (54) ДУПЛЕКСНАЯ ВЫЧИСЛИТЕЛЬНАЯ СИСТЕМА С КОНТРОЛЕМ

2 (57) Изобретение относится к вычислительной технике. Цель изобретения— повышение достоверности работы системы. Система осуществляет контроль отлаживаемой ЭВМ с помощью аналогичной эталонной ЭВМ при выполнении программы контроля, которая содержит штатный список команд, имеющихся в в данной ЭВМ. Дуплексная вычислительная система с контролем содержит две

3ВМ 1 и 2, каждая из которых содержит пульт 4 управления, блок 3 контроля и коммутации, блок 5 сканирования и устройство 6 обработки данных. 6 ил.

1564625

Изобретение относится к вычислительной технике и может быть испальзовано для автоматизации процесса комплексной отладки высокапроизводи5 тельных микропрограммных ЭВМ.

Цель изобретения — повышение достоверности работы системы.

На фиг, 1 представлена структурная схема дуплексной вычислительной 1п системы с,контролем; на фиг. 2 — схема блока контроля и коммутации; на иг. 3 — схема блока сканирования; на фиг. 4 — структурная схема устрой ства обработки данных, пример исполнения; на фиг. 5 и 6 — временные диаграммы работы устройства.

Дуплексная вычислительная система .: (фиг. 1) содержит две вычислительные машины (ЗВМ) 1 и 2, кажцая из котсрых 20

Имеет блок 3 контроля и коммутации, Иульт 4 управления, блок 5 сканироваИия и устройство 6 обработки даннь>х. ! Блок контроля и коммутации {фиг.2) включает с первого по шестой комму- 25 гаторы 7-12„ элементы ИСКЛЮЧАЮЩЕЕ ИПИ, 13, И 14-16, счетчик 17, триггер 18 и элементы И 19 и 20.

Блок сканирования (фиг. 3) состо-.

Ит из и сканирующих узлов, каждый узел сод ржит триггер 21 режима, коммутатор 2 и счетчик 23. На схеме на фиг. 3 обозначены сканирующие узлы 24.1-24.п.

Устройство обработки данных (фиг,4) .

Представляет собой микропрограммный процессор и содержит регистр 25 адреса микрокоманд, микропрограммное

ПЭУ 26, регистры 27 микропрограммных управляющих полей, в там числе и по=

40 ля, управляющего записью во все регистры процес. сора 28, и арифметическую и управляющую логику 29.

Каждый узел сканира:зания (фиг. 3) включает элемент И 30.

Система работает следующим образом.

При поступлении сигнала "Ведущий низким уровнем с пульта управления

ЭВМ в коммутаторы 7-12 коммутируются сигналы "Проверка", "Синхронизация", "Устанав", "Останов, "Пуск" дов на выходы этих коммуТаторов. Далее эти сигналы поступают на вход устройства 6 ЭВМ 1, а также через коммутаторы 7-12 блока 3 поступают в пра55 цессор ЭВМ 2, так как сигнал "Ведущий" пульта управления ЗВМ 2 находит-. ся в единичном состоянии. В результате этого ЭВМ I и 2 имеют общую синхронизацию и полностью управляются сигналами "Пуск" и "Останов" с пульта управления ЭВМ 2.

При подаче с пульта управления

ЭВМ 1 сигнала "Установ" низким логическим уровнем с выхода четвертого коммутатора 10 этот сигнал поступает на R-вход счетчика 17, абнуляя его, на S-вход тÄ 18, устанавливая его в "1", и на первый зхад элемент»

И 19, вызывая появление на его выходе сигнала низкого логического уровня

"Установ сканирующей шины" {"Устанав

СШ ). Сигнал Установ СШ" поступает на установочные входы .всех п узлов

24.1-24.п сканирования, абнуляет вних все счетчики 23, устанавливает все прямые зыхады триггеров 21 R "0".

Выход триггера 21 первого сканирующего узла устанавливается в "1" по сигналу "Пуск внешний". Сигнал "Установ внешний", поступающий с выхода коммутатора IO, также проходит в процессор ЗВМ 1 и устанавливает его логику в исходное состояние, и, кроме этого, указанный сигнал поступает через блок

3 контроля в ЭВМ 2, устанавливая в ней логику в исходное состояние. При поступлении положительного сигнала

Проверка с пульта 4 управления ЭВМ

1 на второй вход первой группы входов блока 3 обе ЭВМ переходят в режим проверки. При этом высокий логический уровень с выхода второго коммутатора

8 блока 3 контроля ЭВМ 1 приходит на второй вход элемента И 16, снимая запрещение прохождения сигнала ашибки через этот элемент, на первый вход элемента И 14, разрешая прохождение сигнала синхронизации на счетный вход счетчика 17 сравниваемых сигналов (фиг. 5д),на второй вход третьего элемента И ?О, формируя на его выходе сигнал "Блокировка" (фиг. 5н) высским логическим уровнем (так как сигнал

"Устанав" уже идет высоким леваческим уровнем, а переполнения счетчика 17 еще нет и выход переноса этого счетчика находится в состоянии "1"), который поступает по одноименному выходу на управляющие входы регистра 25 адреса микрокоманд и регистра микрокомандного поля, управляющего записью в регистры 28 устройства 6 ЭВМ 1, блокируя изменение номера выполняемой микракоманды и изменение информации во всех регистрах устройства 6, Кро1564625

40

50

5 ме Того, сигнал "Проверка внешняя" блока 3 ЭВМ 1 поступает по внешнему кабелю на вход второй группы входов

"Проверка внешняя" блока 3 ЭВМ 2, действуя аналогично описанному,.и в

ЭВМ 2. !

При поступлении на счетные входы счетчиков 17 машин 1 и 2 сравниваемых импульсов синхронизации (фиг.5д) эти счетчики начинают синхронно увеличивать свое состояние (фиг.5е-к).

Одновременно эти же импульсы синхронизации поступают через выход "Инкремент" на счетные входы счетчиков 23 каждого из сканирующих узлов (фиг.ба) блоков 5 сканирования обеих ЭВМ. При этом, так как на входы загрузки счетчиков 23 всех сканирующих узлов, кроме первого, подан логический нуль (в связи с тем, что триггеры 21 были установлены сигналом Установ" сканирующей шины низким логическим уровнем), то, несмотря на присутствие на их входах сигналов синхронизации, они не увеличивают своего состояния.

Свое состояние увеличивает только

1 счетчик 23 первого сканирующего узла (фиг. 6б-д), так как выход его триггера 21 установился в "1" по сигналу Пуск внешний". При этом на выход первого коммутатора начинают после-. довательно подключаться выходы проверяемых узлов процессора (фиг. 6п).

После прохождения первых шестнадцати с импульсов на выходе переполнения счетчика первого сканирующего узла

23 возникает сигнал переноса низким логическим уровнем, (фиг.бк), который через элемент И 30 поступает на

С-вход триггера 21 режима и устанавливает его инверсный выход высоким логическим уровнем, который поступает на вход разрешения коммутатора 22 и отключает его от шины. Кроме того, переход из "О" в " 1" поступает через элемент И 30 на синхровход триггера 21 режима второго сканирующего узла 24.2 и устанавливает его выход низким логическим уровнем,,который, приходя на управляющий вход коммутатора 22 второго сканирующего узла, подключает его к сканирующей шине (фиг. 6о), одновременно с выхода этого триггера 21 высокий логический уровень приходит на вход загрузки счетчика 23, устанавливая его в исходное состояние.

По приходу следующих шестнадцати синхроимпульсов по входу "Инкремент следующие шестнадцать контролируемых сигналов выдаются на сканирующую шину (фиг. 6е-и,.р). По приходу 32-го синхроимпульса с выхода счетчика 23 второго сканирующего узла поступает сигнал переноса низким логическим, который отключает этот узел от сканирующей шины (фиг. 6н, о) и подключает третий сканирующий узел и т.д. до тех пор, пока не возникнет несравнение (ошибка в работе контролируемой

ЭВМ) или не будут сравнены все контролируемые сигналы. В этом случае на выходе переполнения счетчика 17 контролируемых сигналов возникает сигнал переноса низкого уровня (фиг. 5л), который, проходя через элемент И 19 на выход "Установ сканирующей шины" блока 3 контроля (фиг. 5в), устанавливает все сканирующие узлы в исходное состояние аналогично описанному, кроме того, этот сигнал, проходя через элемент И 20 на выход "Блокировка" блока 3 контроля, поступает далее в устройство 6 на управляющие входы регистра 25 адреса микрокоманд и регистра микрокомандного поля, управляющего записью в регистры 28, разрешая изменение адреса микрокоманды и запись в регистры процессора (фиг. 5н) . Таким образом, при выпол-, !

35 нении m-й микрокоманды проходит 1=2 синхросигналов, при каждом из которых происходит выдача на сканирующую шину состояния выхода одного из контролируемых узлов. При этом информация в регистры процессора не заносится,, т.е. происходит обработка одной и той же информации, и только при приходе последнего синхроимпульса m-й микрокоманды происходит запись в регистры (фиг. 5o). Информация о состоянии контролируемых узлов и схем процессоров

ЭВМ 1 и 2 поступает по сканирующей шине на первый вход первых коммутаторов 7 блоков контроля ведущей и ведомой ЭВМ. При этом информация сканирующей шины ведомой ЭВМ, проходя через первый коммутатор 7 блока контроля ведомой ЭВМ (так как для этого блока сигнал "Ведущий" высокий), поступает на выход "Сканирующая шина

Вн" и через внешний кабель проходит на второй вход первого коммутатора

7 блока контроля ведущей ЭВМ. С выхо-. да этого коммутатора (так как для

1564625 этой схемы контроля сигнал "Ведущий низкий) информация сканирующей шины ведомой ЭВ1 поступает на второй вход элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 13 бло5 ка контроля ведущей ЭВМ, на первый вход которой по входу "Сканирующая шина, приходит информация сканирующей шины ведущей ЭВМ. Если при выполнении программы проверки состояние

Выхода какого-либо контролируемого узла ведомой (контролируемой) ЭВМ не совпадает с состоянием этого же узла ведущей (эталонной) 3ВМ (что свидетельствует о возникновении ошибки функционирования), то на выходе элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 13 возникафт .высокий логический уровень, кото=.". алый, поступая на первый вход элемента И 16, вызывает появление íà его 20 выходе (так как сигнал "Проверка"

j ысокий) низкого логического уровня (фиг. 5п-с), который устанавливает выход триггера 18 ошибки в низкий логический уровень (фиг. 5т) . Этот низкий логический уровень, приходя

Иа второй вход элемента И 14 блока контроля ведущей ЭВМ, запрещает уве- ,личение содержимого счетчика контроЛируемых сигналов и сигнал "Инкре- 30 мент" (фиг. 5д-и), а поступая на первый вход элемента 15 блока контроЛя вецущей 3BN, блокирует поступление синхронизации на выход "Синхро-.

Нйзация внешняя" этого блока 3 контроля и далее в блок 3 контроля ведущей ЭВМ. Таким образом выполнение

Программьг прекращается и содержимое счетчика 17 контролируемых сигналов

yêà3ûâàåò номер узла, в котором про- 10 низошла ошибка, состояние сканирующих

Щин опрецеляет правильный и ошибочный уровень сигнала, а содержимое регистра 25 микрокоманд содержит адрес микрокоманды, в которой произошла ошибка.45

Все это полностью локализует неисправный узел в процессоре ьяткропрограммной ЭВМ; Сигналами "П ск" и "Останов" с пульта управления ведущей

ЭВМ запускается и останавливается ( рабочая программа, которую выполняют обе ЭВМ.

Так как сканирующие узлы 24.124.п располагаются непосредственно на платах процессора, а на выходные разъемы этих плат выходит только три сигнала; "Установ сканирующей шины, "Иякреме т", "Сканирующая шина", то имеется возможность подключать к входам этих элементов большое число контролируемых узлов, что обеспечивает высокую степень локализации ошибок.

Затраты на разработку математического обеспечения функционального контроля минимальны, так как программа представляет собой набор команд для, данной микропрограммной

ЭВМ.

Формула изобретенич

Дуплексная вычислительная система с контролем, содержащая две вычислительные машины, причем каждая из вычислительных машин содержит пульт управления и устройство обработки данных, отличающаяся тем, что, с целью повышения достоверности работы системы, каждая вычислительная машина содержит блок сканирования и блок контроля и коммутации, причем в каждой вычислительной машине выходы "Проверка", "Синхронизация", "Установ", "Останов . "Пуск", Ведущий" пульта управления соединены с одноименными входами первой группы входов блока контроля и коммутации, выходы "Сканирующая шина внешняя, Проверка внешняя,, Синхронизация внешняя, "Установ внешний"„

"Останов внешний", "Пуск внешний" каждой вычислительной машины являются одноименными выходами блока контроля и коммутации и соединены с одноименными входами другой вычислительной машины, которые являются одноименными входами второй группы входов блока контроля и коммутации, выходы Синхронизация внешняя, "Установ внешний", "Останов внешний", "Пуск внешний" и "Блокировка" блока контроля и коммутации соединены с, од ., ноименными входами устройства обработки данных в каждой машине,.выходы которого соединены с информациочными входами блока сканирования, выходы

"Инкремент", "Пуск внешний" и "Установ сканирующей шины" блока контроля и коммутации соединены с одноименными входами блока сканирования, выход "Сканирующая шина" которого соединеч с одноименным входом блока контроля и коммутации, причем блок контроля и коммутации в каждой вычислительной машине содержит шесть коммутаторов, пять элементов И, счетчик элемент ИСКЛЮЧАЮЩЕЕ ИЛИ и триггер, 9

1564625 1О выход которого соединен с первьми входами первого и второго элементов

И, выход первого элемента И соединен со счетным входом счетчика и является выходом Инкремент блока контtt ll

5 роля и коммутации, первые информационные входы с первого по шестой коммутаторов соединены соответственно с входами "Сканирующая шина внешняя"

"Проверка внешняя", Синхронизация внешняя", "Установ внешний", "Останов внешний", "Пуск внешний" второй группы входов блока контроля и коммутации, второй информационный вход первого коммутатора и первый вход элемента ИСКЛЮЧАЮЩЕЕ ИЛИ соединены с . входом "Сканирующая шина блока контроля и коммутации, вторые инфорBXOPb* C BTOPOI O IIO EeCTOH коммутаторов соединены соответственно с входами "Проверка", "Синхронизация, Установ", Останов и "Пуск" первой группы вхсцсв,, блока контроля и коммутации, вход "Веду- 25 щий" первой группы входов которого соединен с управляющим входами с первого по шестой коммутаторов выход первого коммутатора соединен с вторым входом элемента ИСКЛЮЧАЮЩЕЕ ИЛИЗО и является выходом "Сканирующая шина внешняя" блока контроля и коммутации, выход второго коммутатора соединен с вторьм входом гервого элемента И, первыми входами третьего и четвертого

35 элементов И и является выходом Про-: верка внешняя" блока контроля и коммутации" выход третьего коммутатора соединен с третьим входом первого и вторым входом второго элементов И, выход четвертого коммутатора соединен с входом сброса счетчика, первым установочным входом триггера, первым входом пятого элемента И и является выходом "Установ внешний" блока конт45 роля и коммутации, выходы пятого и шестого коммутаторов являются соответственно выходами "Останов внешний" и

"Пуск внешний" блока контроля и коммутации, выход "Синхронизация внешняя" которого соединен с выходом второго элемента И, выход элемента ИСКЛЮЧАЮЩЕЕ ИЛИ соединен с вторым входом третьего элемента И, выход которого соединен с вторым установочным вхо55 дом триггера, выход "Переполнение" счетчика соединен с вторым входом пятого элемента И, выход которого соединен с вторым входом четвертого элемента И и является выходом Установ сканирующей шины" блока контроля и коммутации, выход "Блокировка которого соединен с BbKojIoN четвертого элемента И, причем в каждой вычислительной машине блок сканирования содержит и сканирующих узлов, группы информационных входов которых образуют информационные входы блока сканирован,я, входы Установ сканирующей шины"

ll-"„ Il и Пикреиент которого подключены соответственно к входам установки и счега с первого по и-й сканирующих узлов, вход Пуск внешшб блока сканирования соединен с входом разрешения первого сканирующего узла, выход разрешения 1 га сканирующего узла соединен с одноименным входом (i+1)-ro сканирующего узла (i=t, n-1), информационный выход (1+1)-го сканирующего узла соединен с информационным входом =-гс сканирующего узла, информационный выход I-ервого сканирующего узла являет я выходол сканирующей шины б I-oêà, сканирования, причем каждый сканирующий узел содержит счетчик, элемент

И, трчггер режима, коммутатор, первый, втс рой, третий и четвертьгй информационные входы счетчика соединены с первым, вторым, третьими четвертым управляющими входами коммутатора соответс тв енно. инверсный ьых од триггера режима соединен с информационным входом триггера режима, с входом разрешения коммутатора и является выходом разрешения сканирующего узла, первьй вход элемента И соединен с входом ра:=.ðåIUåíèÿ сканирующего узла, выход переноса счетчика соединен с вторым входом элеменга И выход которого соединен с входом синхронизации триггера режима, IIÄ"ямой выход которого соединен с входом записи счетчика, счетный вход которого соединен с входом счета сканирующего узла, выход коммутатора является информацион-. ным выходом сканирующего узла,инфор-. мационные входы коммутатора являются. информационными входами сканирующего элемента.

1564625

К о.лону апищоаЬюия

Фиа4

ЛПЛПЛПЛЛЛЛЛП,ЛЛЛЛПГПЛЛГПГ . йнхросерия из пульта бефщей35И (игнал.9ьпаноо аз пульта ч / .усваноо "(снанаруаtueu шины/

ИгналЛро1ерка" излупьта ч./

Ьетныйоходсчетчико . срарнидаеиых сиенапоо и//ыход „Иннреиент" .

odepwuatoe cvemvuuo/7 (/-й разряд/ бодержииве счетчика/7

lZ-й разряд с00РРжииое cvemvuu///7

О-и разряд)

Ибержимое счетчика

/7 (4-йразряд)

Годержииое счетчика

/7//-й разряд

Выход переноса счетчика /7

//аиер,сканируеивго сигнала

Г .Г

Ноиер быполняеиои иинрокоианды

1- —.Г ПГЛ. и/ины дедущж ЯУ/ -1 Г- .ЛП Г1 Г— шони оедоиой ЯЮ

Выход гхеиы, ///РЯЮУЯЦ или /у выход триггера/В г— режииа

ПЛЛЛПЛПЛПГПГП JUИПЛЛЛЛ вЂ”вЂ” процессоры оедущей и Йедоиой Ó8// Ф(2Х

1564625, .м,ейЛй ЛЛЛ ..,.ЛПППППЛЛй, Составитель Д. Ванюхин

Техред M.Äèäûê

Корректор И. Шароши .

Редактор А. Огар

Заказ 1160 Тираж 564 Подписное

ННИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., д. 4j5

Производственно-издательский комбинат "Патент", г, Ужгород, ул. Гагарина, 101 Ф с t8po3pA Я з р Яр Фд

3Й ра3(3яд

Д g 4йрозррд йиод переноса счел чика 2 йпероого снаuupgroieeeo 9лемен

8кад разрешения иа

mamopa 2Ипероого снанирующегомеигяп бьиад переноса счет Р.2йпарого сканирующего эпеиента

Вкад разрешениР камиутатора22.2

&порога сканирующе м

00дключОРнья Бады пероаго иомиипаmopo22

Ыклю знаемые я окодм Ююорого конмуташора И,г

Нигер скаиаруеиоу га сигнааа (счеачин Л) Ф 2 ЗФ У о 7 ВК (56 7f8028gl 2930УЯЛЗИИЗЬ

° а в ц,р

Дуплексная вычислительная система с контролем Дуплексная вычислительная система с контролем Дуплексная вычислительная система с контролем Дуплексная вычислительная система с контролем Дуплексная вычислительная система с контролем Дуплексная вычислительная система с контролем Дуплексная вычислительная система с контролем Дуплексная вычислительная система с контролем 

 

Похожие патенты:

Изобретение относится к автоматике и вычислительной технике и может быть использовано в аппаратуре тестового контроля и настройки цифровых узлов и блоков

Изобретение относится к вычислительной технике и может использоваться в системах встроенного диагностирования конвейерных цифровых устройств

Изобретение относится к вычислительной технике и может быть использовано в узлах контроля интегральный микросхем

Изобретение относится к области вычислительной техники и может быть использовано для фиксации неустойчивых сбоев в процессе циклической работы цифровых объектов исследования

Изобретение относится к устройствам вычислительной техники и предназначено для обнаружения сбоев и отказов источников электропитания средств вычислительной техники

Изобретение относится к вычислительной технике, а более конкретно к технике программного управления технологическим оборудованием

Изобретение относится к вычислительной технике и может быть использовано в специализированных вычислительных машинах и устройствах цифровой обработки сигналов для перемножения матриц

Изобретение относится к вычислительной технике и может быть применено в устройствах поддержания работоспособности ЭВМ, работающих в контуре управления технологическим процессом

Изобретение относится к вычислительной технике и может быть использовано в системах контроля и диагностики типовых элементов замены радиоэлектронной аппаратуры

Изобретение относится к автоматике и вычислительной технике и может быть использовано при построении вычислительных систем и устройств, в которых не допускается потеря информации в блоках памяти /ОЗУ/ в моменты возникновения переходных процессов при включении и выключении электропитания

Изобретение относится к области автоматики и вычислительной техники, в частности к устройствам для контроля электрического монтажа

Изобретение относится к вычислительной технике и автоматике и может быть использовано при построении средств контроля и диагностирования дискретных блоков радиоэлектронной аппаратуры

Изобретение относится к области автоматики и вычислительной техники, в частности к устройствам для контроля электрического монтажа

Изобретение относится к вычислительной технике

Изобретение относится к области испытания и контроля цифровых полупроводниковых интегральных микросхем (ИС) и может быть использовано в сборочном производстве электронных средств при входном контроле показателей радиационной стойкости ИС, содержащих запоминающие устройства (ЗУ)

Изобретение относится к ремонтному обслуживанию персональных компьютеров, а именно к диагностике работоспособности аппаратных средств и программного обеспечения

Изобретение относится к контрольно-измерительной технике и может быть использовано для обнаружения и указания места потенциально неисправного устройства, входящего в состав цифрового блока

Изобретение относится к области диагностики технических систем и может быть использовано при диагностике состояния технических систем различной степени сложности

Изобретение относится к средствам тестирования взаимосвязанных больших интегральных микросхем (БИС) на уровне плат в реальных условиях эксплуатации
Наверх