Многоканальное устройство для контроля цифровых блоков

 

Изобретение относится к контрольно-измерительной и вычислительной технике и может быть использовано для тестового контроля динамических характеристик цифровых блоков. Целью изобретения является повышение достоверности контроля динамических характеристик цифровых блоков. Устройство содержит блок управления, блок фиксации режима, блок хранения воздействия и эталонной реакции, блок хранения предыдущей эталонной реакции, формирователь одиночного импульса, формирователь серии импульсов, блок запрета, коммутатор, узел блокировки, узел памяти, схему сравнения. 1 ил.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИН (19) ()1) 6462? А 1 (5g)5 6 06 Е 11/26

ОПИСАНИЕ ИЗОБРЕТЕНИЯ и АВТОРСИОМ У СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР

1 (25) 4327405/24-24 (22) 16.11.87 (46) 15.05.90. Бюл. № 18 ("1) Научно-исследовательский проектно-конструкторский и технологический институт комплектного электропривода (72) С.А.Сидоренко, A.À.555íàéäåðìàí и Б,.А.Панов (53) 681.3(088,8) (56) Авторское свидетельство СССР № 658509, кл . G 01 R 31/28, 1977.

Патент СИА ¹ 4168796, кл-, С 06 F11/00,,С 01 R 31/00, опублик. 1979. (54) МНОГОКАНАЛЬНОЕ УСТРОЙСТВО ДЛЯ

КОНТРОЛЯ ЦИФРОВЫХ БЛОКОВ л

- Изобретение относится к контроль- но"измерительной и вычислительной технике и может быть использовано для тестового контроля динамических характеристик цифровых схем.

Цель изобретения — повышение достоверности контроля динамических характеристик цифровых блоков.

На чертеже представлена структурная схема устройства.

Устройство для контроля цифровых схем содержит блок 1 управления, блок

2 фиксации режима, блок 3 хранения воздействия и эталонной реакции, блок

4 хранения предыдущей эталонной реакции, формирователь 5 одиночного импульса, формирователь 6 серии импульсов, блок 7 запрета, коммутатор

8, узел 9 блокировки, узел 10 памяти, 2 (57) Изобретение относится к конт1рольно-измерительной и вычислительной технике и может быть использовано для тестового контроля динамических ха ракгеристик цифровых блоков. Целью изобретения является повышение достоверности контроля динамических характеристик цифровых блоков. Устройства содержит блок управления, блок фиксации режима, блок хранения, воздействия и эталонной реакции, блок хранения предыдущей эталонной реакции, формирователь одиночного импульса, формирователь серии импульсов, блок запрета, коммутатор, узел блокировки, узел памяти, схему сравнения. а

1 ил. схему 11 сравнения и контролируемый цифровой блок 12.

Технические решения отдельных элементов, входящих в предлагаемое устройство для контроля цифровых схем, известны.

В качестве блоков 2 — 4 могут быть использованы микросхемы типа

К155ТМ2 (два D-триггера).

Формирователь 5 одиночного импуль1 с са может быть выполнен в виде сдвигового регистра на микросхемах типа

К531ИР11. Число разрядов сдвигового регистра определяется количеством импульсов в пачке, вырабатываемой формирователем 6 серии импульсов., Формирователь 6 серии импульсов представляет собой генератор пачки импульсов.

1564627

В качестве блока 7 запрета может быть использована микросхема типа

К559ИП!П, в качестве узла 9 блокировки — микросхема типа К531ЛАЗ, в качестве блока управления — микроЭВМ типа "Электроника-60" со стандартными интерфейсными блоками и периферийными устроиствами.

Рассмотрим работу устройства для контроля цифровых блоков на примере контроля микросхемы типа К155ЛН1.

Микросхема К155ЛН1 представляет собой шесть инверторов, имеющих по одному входу и по одному выходу, Кок f5 троль микросхемы заключается в проверке работы к аждого инвертора на соответствие таблице истинности. Таблица истинности для микросхемы К155ЛН1 имеет следующий вид. 2G

Х Y

0 1

1 0 где Х вЂ” входы, à Y - выходы инверто25 ров.

Для контроля микросхемы требуется

12 каналов устройства для контроля.

Примем, что с первого по шестой каналы соединены с входами инверторов, а с седьмого по двенадцатый каналы— с выходами инверторов микросхемы

К155ЛП1. Рассмотрим работу устройст.ва на примере контроля одного инвертора (используются первый и седьмой каналы). Остальные инверторы проверя- 35 ются аналогично. Программа контроля микросхемы К155ЛН1 заносится в блок

1 управления, Контроль инвертора осуществляется за два цикла. В первом цикле контро ля:с выхода блока 7 запрета на вход инвертора подается первое тестовое воздействие (сигнал "0"). Реакция с выхода инвертора фиксируется и анализируется устройством. Во втором цикле контроля с выхода блока 7 запрета на вход инвертора подается второе тестовое воздействие (сигнал 1 ). Реакция с выхода инвертора фиксируется и анализируется устройством. Далее дается заключение об исправности микросхемы.

По команде "Загрузка", вырабатываемой блоком 1 управления, исходная информация, соответствующая первому циклу контроля, записывается в блок 55 !

2 фиксации режима, в блоки 3 и 4, в формирователь 5 одиночного импульса, а также устанавливается частота следования и число импульсов в пачке, которые должен выработать формирователь 6 серии импульсов.

В блок 2 фиксации режима первого канала записывается информация, указывающая на то, что первый канал должен работать в режиме Передача", а в блок 2 фиксации режима седьмого канала записывaerся информация, указывающая на то, что седьмой канал должен работать в режиме Прием". В блоки 3 и 4 первого канала записывается тестовое воздействие первого цикла контроля (сигнал "0"). В блок 3 седьмого канала записывается ожидаемый отклик проверяемой микросхемы (сигнал "1"). В блок 4 седьмого канала записывается состояние выхода контролируемой микросхемы, предшествующее подаче тестового воздействия (сигнал "Оп), так как до начала циклов контроля на входе инвертора был сиг1! и / нал 1 (ус трои с T во для конт роля находится в исходном состоянии — все каналы устройства контроля находятся в режиме "IIprreMп).

Во все разряды формирователя 5 одиночного импульса первого канала записывается сигнал "1", а в разряды формирователя 5 одиночного импульса седьмого канала — информация о блокирующем импульсе, которая определяет состояние его в каждом такте контраля. По команде "Передача", вырабатываемой блоком 1 управления, информация из блоков 2 — 4 выдается на соответствующие входы элементов устройства, а также запускается формирователь 6 серии импульсов.

Сигнал с выхода блока 2 первого канала поступает на вход блока 7 запрета первого канала и переводит этот элемент в проводящее состояние, а сигнал с выхода блока 2 седьмого канала, поступающий на вход блока 7 запрета седьмого канала., переводит его в непроводящее (блокированное) состояние, что предотвращает влияние информации, записанной в блоке 3 седьмого канала, в режиме |Прием на выход контролируемого цифрового блока 12.

В первом канале тестовые воздействия с выхода блока 3 поступают через блок 7 запрета на вход проверяемого инвертора и на узел 10 памяти, а с выхода блока 4 через коммутатор

8 — на соответствующий вход схемы ll сравнения. Коммутатор 8 первого ка1564627 нала управляется сигналом с выхода формирователя 5 одиночного импульса первого канала и в течение всего цикла контроля находится в состоянии со5 ответствующем подключению выхода блока 4 к соответствующему входу схемы

11 сравнения, Одновременно по каждому тактовому импульсу пачки, вырабатываемой формирователем 6 серии импульсов первого канала, производится фиксация поступающих на соответствующий вход узла 10 памяти первого канала тестовых воздействий, которые далее поступают на другой вход схемы 11 !5 сравнения первого канала. Сравнение осуществляется в каждом такте контроля, результаты сравнения поступают на вхсд узла 9 блокировки первого канала. Формирователь 5 одиночного импульса первого канала по каждому тактовому импульсу пачки вырабатывает сигнал "1", который пропускает на выход узла 9 блокировки первого канала результат сравнения. Далее эта инфор- 25 мация поступает на соответствующий вход блока l управления и позволяет постоянно в течение цикла контроля сравнивать тестовое воздействие, приходящее непосредственно на вход ин- 30 вертора, с тестовым воздействием,прошедшим через элемечты устройства, и судить о правильности поступающего на вход контролируемого цифрового блока тестового воздействия и исправности отдельных элементов канала, В,седьмом канале блок 7 запрета находится в непроводящем (блокированном) состоянии. В этом канале на вход коммутатора 8 поступает ожидаемый от- 40 клик с выхода блока 3 и отклик, соответствующий состоянию контролируемой микросхемы, предшествующему подаче тестового воздействия с выхода блока 4, Коммутатор 8 седьмого канала уп- 45 равляется сигналами с выхода формирователя 5 одиночного импульса седьмого канала. Этот сигнал представляет собой блокирующий импульс, вырабатываемый под воздействием пачки импульсов, .. формируемой формирователем 6 серии импульсов седьмой канала. До появления заднего фронта блокирующего импульса коммутатор 8 седьмого канала подключает соответствующий вход. схемы 11 сравнения седьмого канала к выходу блока 4, а после появления заднего фронта блокирующего импульса— к выходу блока 3 седьмого канала.

По каждому тактовому импульсу пачки, вырабатываемому формирователем б серии импульсов седьмого канала, производится фиксация откликов, поступающих с выхода цифрового блока 12 на соответствующий вход узла 10 памяти седьмого канала, который выдает их далее на вход схемы 11 сравнения седьмого канала. Сравнение осуществляется в каждом такте контроля. Результаты сравнения поступают на вход узла 9 блокировки седьмого канала.

На другой вход узла 9 блокировки седь- мого канала поступает блокирующий импульс с выхода формирователя 5 одиночного импульс.а седьмого канала.

Блокировка результатов сравнения в узле 9 блокировки седьмого канала необходима для получения стабильных результатов контроля.

С выхода узла 9 блокировки седьмого канала результат сравнения поступает на соответствующий вход блока 1 управления, который анализирует полученную информацию. Во время действия блокирующего импульса информация, по-. ступающая на вход блока 1 управления, соответствует равенству сравниваемых сигналов . Блок 1 управления анализи,рует полученную информацию и, если сравниваемые результаты равны, переходит к второму циклу контроля. В противном случае делается заключение о неисправности проверяемого инвертора.

Второй цикл контроля осуществляется аналогично. Отличие состоит только в исходной информации. Информация в блоке фиксации режима сохраняется прежней °

В блоки 3 и 4 первого канала запись.ва.-тся второе тестовое воздействие (сигнал "1"). В блок 3 седьмого канала записывается ожидаемая реакция (сигнал "0"), а в блок 4 седьмого канала записывается состояние выхода инвертора, предшествующее подаче -.сстового воздействия (сигнал "1"). Формирователь 5 одиночного импул-.-са первого канала вырабатывает си -нал "1", а формирователь 5 одиночного импульса седьмого канала — новый блокирующий импульс. Ilo окончании второго цикла контроля делается окончательное заключение об исправности инвертора. Параллельно проверяются и другие инверторы контролируемой микросхемы типа K155," H1.

1564627 формула изобретения

Многоканальное устройство для контроля цифровых блоков, содержащее блок управления и в каждом канале блок фиксации режима, блок хранения воздействия и эталонной реакции,формирователь одиночного импульса, блок запрета, узел памяти, схему сравнения, узел блокировки, причем вход данных, первый и второй входы с;:;лхронизации блока фиксации режима каждого канала соединены соответственнс с первым, вторым и третьим выходами бло ка управления, второй, третий и четвертый выходы которого соединены =оответственно с первым, вторым вход;:.— ми синхронизации и входом данных бло . ка хранения воздействия и эталонч.:: реакции каждого канала, входы синхронизации и данных и разрешения формирователя одиночного импульса каждого канала соединены соответственно с вторым и пятым выходами блока упр:;5ления, причем в каждом канале инфо мационный и управляющий входы блока запрета соединены соответственно с выходами блока хранения воздействия и эталонной реакции и блока фиксации режима, информационный вход узла в,::.-= мяли, объединенный с выходом блока запрета, образует вход-выход соота=:т.ствующего канала устройства для подключения к соответствующему выводу контролируемого блока, первый вход схемы сравнения соединен с выходом узла памяти, информационный и управляющий входы узла блокировки соединены соответственно с выходами схемы сравнения и формирователя оциночного импульса, выход узла блокировки соединен с соответствующим данному каналу входом результата контроля блока управления, о т л и ч а ю щ е е с я тем, что, с целью повышения достове-ности контроля, в каждый канал введены блок хранения предыдушей эталонной реакции, коммутатор и формирователь серии импульсов, причем вход д"-нных,первый и второй входы синхронизации блока хранения предыдущеи эталонной реакции каждого канала соединены соответственно с шестым, вторым и третьим вьГ<одамк блока управления .седьмой

ы третий выходы которого соед- ;и ны соответственно с входами режима и запуска формирователя серии. импульсов каждого канала, при этом в каждом канале выходы блока хранения воздействия и эталонной реакции и блок= хранения предыдущей эталонной реакции соединены с .первым и вторым информационными входами коммутатора„ выход и управляющий вход которого соединены соответственно " вторы." входом схемы сравнения и выходом формирова -еля оди;,"очногг имп."ь у.равччющий вход KQTopQf о и синхровход узла памяти соединены с выходом формирователя серии импульсов.

1564627

Составитель И. Хазова

Редактор А.Огар Техред М.Ходанич

Корректор О.Кравцова

Заказ 1161

Тираж 564

Подписное

ВН!НН!11 Государственного комитета I1o изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., д. 4/5

11роизводственно — издательский комбинат "Патент", г. Ужгород, ул, Гагарина, 101