Адаптивная система управления

 

Изобретение относится к самонастраивающимся системам управления и может быть использовано при создании систем управления нестационарными объектами. Целью изобретения является расширение области функционирования адаптивной системы путем обеспечения устойчивости системы в условиях недостаточного богатства входного управляющего сигнала. Адаптивная система управления содержит объект 1 управления с датчиком выходного сигнала, блок 2 настройки параметров, групповой демультиплексор 3, блок 4 регистров, анализатор 5 входного и выходного сигналов, генератор 6 пробных сигналов, блок 7 элементов И, блок 8 синхронизации и блок 9 сумматоров. 10 ил., 1 табл.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (51)5 С 05 В 13 02

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Фие.1

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

IlPN ГКНТ СССР (21) 4400178/24-24 (22) 29.03.88 (46) 23.05.90. Бюл. № 19 (71) Институт проблем управления (72) В.M.Ãëóìîâ, С,Д.Земляков, В.Ю.Рутковский и А,В.Силаев (53) 62-50(088.8) (56) Петров Б.Н., Рутковский В.Ю., Крутова И.Н. и др. Принципы построения и проектирования самонастраивающихся систем управления. — M.: Машиностроение, 1972, с. 105-106. (54) АДАПТИВНАЯ СИСТЕМА УПРАВПЕНИЯ (57) Изобретение относится к самонастраивающимся системам управления и может быть использовано при созда„.80„„1566319 Д1 нии систем управления нестационарными объектами, Целью изобретения является расширение области функционирования адаптивной системы путем обеспечения устойчивости системы в условиях недостаточного богатства входного управляющего сигнала. Адаптивная система управления содержит объект 1 управления с датчиком выходного сигнала, блок 2 настройки параметров, групповой демультиплексор 3, блок 4 регистров, анализатор 5 входного и выходного сигналов, генератор 6 пробных сигналов, блок 7 злементов И, блок 8 синхронизации и блок

9 сумматоров, 10 ил., 1 табл.

1566319

Изобретение относится к самонастраивающимся системам управления и может быть использовано при создании систем управления нестационарными объектами.

Цель изобретения — расширение области функционирования адаптивной системы путем обеспечения устойчивости системы в условиях недостаточного богатства входного управляющего сигнала.

На фиг.1 изображена адаптивная система управления; на фиг. 2 — анализатор входного и выходного сигналов на фиг. 3 — блок формирования адресов; на фиг. 4 — блок вычисления определителя 1-ro порядка (1 = З,К); на фиг, 5 — блок формирования значения определителя 1-го порядка (1

3 К); на фиг. 6 — селектор (1-1)1 адресный; на фиг, 7 — распределитель

1-адресный (1 = 2,К-1); на фиг. 8 блок вычисления определителя второго порядка; на фиг. 9 — блок синхронизации; на фиг. 10 — графики, поясняющие работу блока синхронизации.

Система (фиг, 1) содержит подключенные к объекту 1 управления с датчиком выходного сигнала блок 2 наст- 30 ройки параметров, групповой демультиплексор 3, блок 4 регистров, анализатор 5 входного и выходного сиг1 налов, генератор 6 пробных сигнагювр блок 7 элементов И, блок 8 синхронизации, блок 9 сумматоров.

Для пояснения работы системы на фиг. 1 приняты следующие обозначения:

U — внешний входной сигнал;

Х вЂ” выходной. сигнал объекта;

ЛКрdN — параметрические входные сигналы объекта; координатный управляющий входной сигнал объекта; т — выходной сигнал анализатора входного и выходного сигналов:

U — пробный сигнал;

i9i 9 i9(O9

А — выходные сигналы блока синхронизации.

Анализатор 5 входного и выходного сигналов содержит (фиг, 2) блок 1О формирования адресов, блок 11 вычисления определителей второго порядка, К-2 распределителей 12 1-адресных

55 (К = n+m), К-2 блоков 13 регистров, К-2 блоков 14 вычисления определителей 1-го порядка (1 = 3, 4, .. °, K), блок 15 вычисления абсолютного значения сигнала, регистр 16 и компаратор 17.

Для пояснения работы анализатора входного и выходного сигналов на фиг, 2 приняты обозначения: г 3 ° ° 1 К- 1 9 — К-1 групп выходов блока 10 формирования адрес.ов и его выход;

А., А, ..., А; — К-я группа выходов блока 10;

X(t.,), U(t.,) — реализация первой группы входных сигналов анализатора входного и выходного сигналов в момент времени — 1,К;

m = 1,К-1, — m-й выход из ш-й группы выходов блока 10 формирования адресов; вычисленные значения всех определителей 1-го порядка (1 = 2,K-17, удовлетворяющих условию i

i= in

1 = n+i,K.

Блок 10 формирования адресов содержит (фиг. 3) К-1 регистров 17 сдви) га (К+1)-разрядных К-1 шифраторов 189

К-2 компараторов 19 и К-2 блоков 20 ! элементов И, причем первый блок 20 содержит К-1 элементов И, второй

К-1, третий — К-2, ° ° °, 1-й — К-1+1,, (К-2)-й — три, т.е. всего в бло(К+2)(К-3) ках 20 -- — --- — + К-1 элементов И.

Блок 14 вычисления определителя

1-го порядка, 1 = 3, 4, . ° ., К, содержит (фиг. 4) 1 мультиплексоров 21, 1 селекторов 22 (1-1)-адресных и блок

23 формирования значения определителя 1-го порядка..На фиг, 4 показаны 1, З е 1 5 е ° ° ° С е- 3 е, 1е 1е

1 групп входов блока вычисления определителя 1-ro порядка; Y,(t g), Y< (t ) — значения сигналов Х (г.), i =

1,п и U (t), i = 1,ш, в момент времени и, а именно .(, ) I X;(t ) при

4 U; „(t ) при

5 15663

Блок 23 формирования значения определителя 1-ro порядка содержит (фиг, 5a — для нечетного.1, фиг. 5б— для четного 1) 1 умножителей 24, Ll/2j инверторов 25 (Г 3 - целая часть от

5 числа) и сумматор 26. Селектор 22 (1-.1)-адресный содержит (фиг. 6) С „ блоков 27 элементов И и блок 28 элементов ИЛИ. Распределитель 12 1-адрес- 10 ный содержит (фиг ° 7) С „ блоков 29

8 элементов И, Блок 11 вычисления определителей второго порядка содержит (фиг. 8) мультиплексоры 30-33, умножители 34 и 35, инвертор 36 и сумматор 37. Блок

8 синхронизации содержит (фиг. 9) генератор 38 импульсов, счетчики 39-41, регистры 42-44, компараторы 45-47, элемент НЕ 48, элемент И 49 и элемент 20

50 задержки.

Система работает следующим образом.

Объект 1 управления представляет собой основной контур самонастраивающейся системы, описываемый уравнением 25

Х = (A + А() + dK(t) ) X + (Во +

+ д B(t) + л N(t))U, n . р где XBR, UE R — соответственно векто— ры состояния и управления объекта; 30

А,,  — матрицы номинальных значений параметров объекта размером п п и n m соответственУ

ЬА(г), йВ() — матрицы параметрических возмущений

DK(t), dN(t) — матрицы настраиваемых коэффициентов (параметрические входы 40 объекта), вычисляемые в блоке настройки параметров.

Блок 2 настройки параметров реализует эталонную модель системы, описы- 45 ваемую уравнением Х = А Х„+ 3 П, где X„BR" - вектор состояния модели, и. алгоритмы настройки параметров объекта ZK(t) и ZN(t), синтезированные с помощью прямого метода Ля- 50 пунова в следующем виде

4K(t) = -ж6 Х

aN(t) = — SU, где Ь = Pf,, P — симметрическая положительно определенная матрица п п;

E = Х вЂ” Х вЂ” рассогласование м между выходами системы и эталонной модели, :е = const О.

19 6

Выходами блока 2 являются значения настраиваемых параметров йК(С) и аи(Е).

Блок 8 синхронизации формирует сигнал у, определяющий моменты выборки значений сигналов Х и U. Выбранные реализации сигналов Х и U поступают на информационные входы группового демультиплексора 3, который распределяет их по соответствующим двум из своих 2(n+m) выходов в зависимости от сигнала А поступающего на адресные входы от блока управления ° В результате значения сигналов Х и U записываются в блок 4, содержащий (n+m) регистров.

В определенные моменты времени (которые определяются сигналом р формируемым блоком синхронизации только что записанные реализации Х и U поступают в анализатор 5 входного и выходного сигналов, вычисляющий определитель д матрицы

X(t) X(t,) ... X(tÄ, )1

U(t, ) U(t,) ... П(,, ) .

Если Д с d, где I — заданное минимально допустимое значение определителя, то входной сигнал системы недостаточно богат и для обеспечения работоспособности системы необходимо подать дополнительный пробный сигнал, и анализатор входного и выходного сигналов формирует сигнал r = 1, поступающий на один вход блока 7 элементов И, на два других входа которого поступают сигналы: с - от блока 8 синхронизации и U от генератора 6 пробных сигналов. В этом случае по окончании проверки выполнения условия богатства входного сигнала адаптивной системы (т.е. вычисления 4) и до следующей проверки в течение времени

Т вЂ” i на вход объекта 1 управления поступает дополнительный пробный сигнал U от генератора 6 пробных сигналов, содержащий достаточное количество различных гармоник.

Если 1 ä t y d т, е. условия богатства входного сигнала адаптивной системы выполняются, то дополнитель- ный пробный сигнал подавать не следует. Рассмотрим работу анализатора

5 входного и выходного сигналов (фиг. 2). Основное назначение его— вычисление определителя и и формирование сигнала г, Поэтому сначала необходимо описать рекуррентную проце1566319 дуру вычисления определителя матрицы (n+m) х(n+m) .

Рассмотрим матрицу Y размером

K K, где К = и+ш

Yq (tq) Yq(ta) ° ° ° 7 (к)

7,(t„) Y,(t,) ... 7,(t,)

0

7,(,) У (,) ... 7„(t„) элементы которой Y,(t>), Yz(t>)

7„(t>), j = 1 К, есть соответственно Х,(t ), Х,(;), ..., X„(t ), а

U;(t.), U (t.), ..., U (t ) соответствейно. Матрица Y заполняется по столбцам путем записи реализаций сигналов 7 (t„), i = 1,К, в дискретные моменты времени t. j = 1 K. 3a Э 1 ° пишем определитель Л матрицы Y разложив его .по К-му столбцу (1) Дк е 7(tк) где дк,... a

0 к, .., " 30 определители матриц I (К-1) ° (К вЂ” 1), которые получаются из матрицы

Y путем вычеркивания

К-ro столбца и соответ35 ственно первой, второй, К-й строки, При этом t) представляет собой сумму произведений двух сомножителей, один из которых (Y,(t „), 1,K) поступает в момент времени а второй (Й K L э зэк ..3,1 1 к-1>..., ) может быть вычислен к моменту t к по реализации сигналов

Y (t ), i =- 1,К, полученных в пред- 45 шествующие моменты времени 9

9 к-14

Данные определители в свою очередь можно разложить по элементам (К-1)-го

5о столбца и т,д, В результате получена рекуррентная процедура вычисления всех определителей 1-го порядка матрицы Уе, образованной первыми 1 столбцами матрицы Y путем разложения ее

55 по элементам последнего столбца (т.е, по определителям (1-1)-ro порядка матрицы Y „ образованной первыми

1-1 столбцами матрицы Y).

Блок формирования адресов работает следующим образом (фиг. 3). На тактовый вход регистра сдвига 17, от блока 8 синхронизации поступает сигнал („ который представляет собой последовательность единичных импульсов с частотой f, равной тактовой частоте работы системы. На информационные входы всех регистров 17 сдвига поступает сигнал у, который является последовательностью единичных импульсов частотой f = fo/K, появляющихся только на отрезке времени длиной, на котором осуществляется проверка выполнения условия богатства входного сигнала, В- начальный момент времени содержимое всех разрядов регистров равно нулю. С приходом первого информационного импульса в первый разряд регистра 17 сдвига запищется единица, которая далее будет сдвигаться во второй, третий. .. К-й разряды данного регистра по мере поступления тактовых импульсов. Шифратор 19, формирует в двоичном коде адрес А;,, который является адресом строки матрицы

У, присутствующей в матрице У (1е1) .

Пусть определитель матрицы Yg(1 — 2,К) есть d . где i, е е-i-- номера строк матрицы У, 1 которые присутствуют в матрице Уе, Примем следующий порядок выбора строк: i, ) i ) ... ) 1е.

Например, пусть Y — матрица 5<5, а 1 = 3. Тогда количество определиз 5!. телей . равно С

131 11 3! 2.

10. Номера строк. i i, i образующие всевозможные матрицы У, представлены в таблице

2 3 4 5 6 7 8 9 10

Строка 1

1 1 1 1 1 1 2 2 2 3

2 2 2 3 3 4 3 3 4 4

3 4 5 4 5 5 4 5 5 5

Такое правило, упорядочивающее выбор строк, положено в основу работы блока формирования адресов. Для того, чтобы соблюдалось правило > ) .> i, в блок введены компараторы 20, осуществляющие сравнение

1, с i, i с i > и т.д. До тех пор, 9 15663 пока содержимое 1 регистра 17 равно нулю A ) А . Конкретные знаУ У2 I2 чения i i2, ..., i „ соответствующих К групп выходов блока формирования адресов определяются номерами К выходов соответствующих регистров сдвига, которые проставлены на фиг ° 2 и 3.

Через время К/Е единица запишется в (К+1)-й разряд регистра 17

1 сдвига и поступит на тактовый вход регистра 17 сдвига, а на информационные входы регистров 17, и 17 поступит единичный сигнал у . Следователь-15 но, единица запишется в первые разряды регистров 171 и 172 . Поскольку комбинация Ii = 1, i . = 1 ) является недопустимой при принятом правиле упорядочивания i u i, то на выходе 20 всех элементов И второго блока будут нули. При поступлении следующего импульса на информационный вход регистра

17 сдвига единица сдвинется во второй

1 разряд, комбинация 1 i = 2, i 2 = 1 j 25 является разрешенной, и на выходе первого элемента И блока 202 появится единица и т,д. Таким образом, на выходах К-2 блоков 20 элементов И формируются сигналы, несущие информацию о номерах строк i, 1, °,, входящих в Y »,. Компараторы 19 позволяют реализовать условие 1, ) 12 )

) ... ) i, (вместо шифраторов в блоке формирования адресов можно использовать двоичные счетчики тактовых им35 пульсов соответствующих регистров сдвига с обнулением счетчиков при поступлении- сигнала о заполнении (К+1)-го разряда следующего регистра сдвига). 4О

Блок 14 вычисления определителей

1-ro порядка, 1 = З,К (фиг. 4) работает следующим образом. На информационные входы мультиплексоров 21 поступают

Y (йе), а на адресные — сигналы А

11

А;, ..., А; с блока 10 формирования адресов. В результате мультиплексоры

21 выбирают из множества tY„(t»), Ук(йе)j сигналы У;(t») ..., 5О

У; (cе) соответственно. На С инфор »1 мационных входов селекторов 22 поступают значения всех возможных определителей (1-1)-ro порядка матрицы У», На 1-1 групп адресных входов S-ro

55 (S = 1,1) селектора поступают адрес1 f г ° ные сигналы t i, I <,,3, 3» ° yi»3» т,e. первые 1 групп выходов блока 10 формирования

19 I0 адресов, кроме S-й, содержащие только разрешенные комбинации, Селектор выбирает иэ множества (Д;,...;,j всех возможных определителей (1-1)-го порядка матрицы У», значение того определителя д - который задан

t»-">S+g S-1 " 2 совокупностью адресов

° Ф ° Ф поступающих на адРесные входы селектора.

Блок 23 формирования значений определителей 1-го порядка, 1 З-К, (фиг. 5) работает следующим образом. .Парные сигналы У (t<), Л g ° . э+ 1 -< ... т1 э (S = 1,1) поступают на соответствующие два входа из 2 1 входов блока формирования значений определителей

1 † порядка, который вычисляет значение определителя 1-ro порядка

c3 . матрицы У» по значениям

1 сигиалов У; (t »), ..., Y; (t») и опре1е делителей (1-1) — го поряцка й; д;;, д; ; по формуле

+ (-1) YÄ(t )Л;

2Е

+ (1) У;(Ес)Д .. г (1)

Блок 23 имеет две группы входов по 1 в каждой. На входы первой группы поступают сигналы У;,(г.»), У;(t»), е У (г.»)q на ВхОДы ВтОрой »-" 2- " Е-- з -" Е-.-. 1 эультате реализуется вычислейие определителя по формуле (1), Блок 14 вычисления определителя

К-го порядка имеет ту же структуру, что и блок вычисления определителя

1-го (1 = 3,К-1) порядка (фиг. 4) с той лишь особенностью, что вместо групп входов 7 i,3 11, 3 Е (имеем отдельные входы 1, f

° I

= К, i2 = К-1, ..., i 1 — единственная разрешенная комбинация.

Блок 11 вычисления определителей второго порядка представлен на фиг.8.

Он реализует формулу

4, . = Y; (1 ) Y; (t2) — Y;(t )Y; (tq)

Принцип работы блока не представляет сложностей.

Селектор 22 (1-1)-адресный (фиг.б) имеет 1-1 информационных входов, на которые поступают храняющиеся в блоке 13»,регистров значения определителей (1-1)-го порядка(6; ;, и

1-1 групп адресных входов. Назначение селектора заключается в том„ чтобы выбрать Hs множества jd; ; 3 оп »-1 "

Ределителей (1-1)-го порядка матри1566319 цы Yg < требуемый определитель i»... „ „,;«(8 = 2,1-1) номера

1 ° i у y I.g gy ° ° ° у 1 g CTpOK которого задаются адресными сигналами, поступающими от блока 10 форми5 рования адресов. Поскольку в данном устройстве принято следующее правило

Формирования адресов: i 1 ) i " )

) 1, то для того, чтобы на адресные входы селектора поступали лишь разрешенные комбинации адресов, неОбходимо на первую группу адресных входов подавать не все сигналы 11,) первой группы выходов блока 10 фор15 мирования адресов, а лишь 1-й, (1+1)-Й, К-й; на вторую группу — (1-1)-й. (К 1) Й Выходы ВторОЙ rpyII пы (ig 1 ..., íà (S 1)-ю группу— (1-S+2)-й, (1-S+3)-й, ..., (K-S+2)-й

Выходы (S-1)-й группы Iiz,), íà S-ю групру (1 S) и ф (1 S 1 ) и 9 Ф ° (K-S) -й выходы (S+1) -й группы на (1+1)-ю группу — первый, вторОЙ, . ° ., (К- 1+ 1 ) -Й Выходы 1-Й 1 p+IIIIbI 25 выходов 1io 1 блока 10, е-

Селектор содержит С блоков 27 элементов И с 1 входами: на входы с первого по (1-1)-й поступают соответ° Л.,* .мственно сигналы

° + з ° ° е S-I» ЗО (из числа разрешенных комбинаций, т ° е, i+ )

i)) на - 1-й вход — значение соответствующего Определителяа w ;« р" 5+1 - "

Таким образом, если в данный момент времени блок 10 формирования адресов сформировал адрес Ь .+

1 1Л- 1 1 а-1 1 8+ „- i г У то ненулевой сигнал оудет на Выходе только одного блока 27, к 1-1 входам которого подключены соответствующие 4О

° g ° А ф Ф

ВЫХОДЫ 1 ф в ° ° ф 1З ф 1З . ф ° ° ° ф 1 р блока 10, а на выходах остальных блоков 27 будут нулевые сигналы. Выходы евсех С к блоков 27 элементов И подключены к входам блока 28 элементов

ИЛИ, в результате чего на выходе его будет сигнал й. > + ., который g" й+ <- " и является выходным сигналом селектора.

Pаспределитель 1-адресный (1

2,K-l) (фиг. 7) выполняет функцию, 50 обратную к функции селектора 1-адресного: записывает значение й;* ; в

g- " I регистр, соответствующий адресу

Распределитель, как и

> ° - ° Э

55 селектор, имеет 1 групп входов по

К-1+1 в каждой и еще один вход, по которому поступает вычисленное значение определителя Л;« „ . . Распре9," делитель содержит С блоков 29 м элементов И и имеет С„ выходов.

Блок 8 синхронизации (фиг. 9) работает следующим образом. Генератор

38 импульсов формирует последовательность с, тактовых импульсов частотой f . Импульсы подсчитываются счетчиками 39 и 40. В регистрах 4244 записаны значения соответственно:

И вЂ” количество импульсов, соответствующее периоду Т проверки условий богатства входного сигнала адаптивной системы (Т = И /f ), N — количество импульсов, соответствующее времени проверки данных условий (ь = Ил/Й,, С (Т), Ngq — количество импульсов, соответствующее периоду

dt выборки значений сигналов Х и U (N> = ptf,, gt = с /K).

Подсчитанное количество импульсов N сравнивается компараторами

45-47 соответственно с И, Ил, N-.

При N = N

41, который формирует сигнал А — количество реализаций сигналов Х и U взятых в различные моменты времени . (A/I = 1,2,..., К в двоичном коде).

На выходе компаратора 46 формируется сигнал Ы: при И (N 4= О, при N ), Ъ N (= 1. После прохождения сигнала o(через элемент

НЕ 48 получаем сигнал a7 (g = 1 означает, что выполняется проверка условий богатства входного сигнала адаптивной системы), Сигналы о7 и р поступают на элементы И 49, В результате логического умножения сигналов р и о получается сигнал у, являющийся последовательностью импульсов частотой f /К, периодически появляющнхся во время проверки условий боЮ гатства входного сигнала. При e(= 1 и = 1 осуществляется выборка значений сигналов Х и U.

При И - N на соответствующем выт ходе компаратора 47 появляется единичный сигнал, по которому осуществляется обнуление счетчиков 39 и 41 (И = И-) означает начало следующей проверки).

14

1566319

Сигнал 1 проходит через элемент

50 задержки, в результате чего образуется сигнал у . По сигналам у и .и.

0 осуществляется соответственно считыва5 ние и запись в блок 4 регистров.

Синхронизация регистров 17 сдвига, блоков 9, 26 и 37 сумматоров, блоков

13 регистров, умножителей 24, 34 и 35, блока 2 настройки параметров, объекта 1 управления осуществляется по сигналу o(. Временные диаграммы сигналов блока 8 синхронизации представлены на фиг. 10. Оценим время 7, в течение которого осущЕствляется проверка выполнения условий богатства входного сигнала адаптивной системы, Время t<, необходимое для получения всех определителей второго порядка,д, определяется временем фор- 20 11 мирования всех возможных комбинаций (iqi, ) с помощью двух (К+1)-разрядных регистров сдвига 1 е, = (к+1)— о 25

Формула изобретения

Кроме того, необходимо также учесть время t„. на подготовку к работе блока формирования адресов (т.е. на переполнение регистра 17 сдвига), равное 40

t, = (К+1)

fo

Нетрудно видеть, что t, t„, образуют геометрическую прогрессию, следовательно к-

t; — .Е (К+1) =

f ii%1

«1 «(К+1) С(К-1)"" - 1g о

К 50

Аналогично время t, необходимое для получения всех определителей третьего порядка д; ;, равно э с = (k+1). — .

И т,д, Время t„ „ необходимое для получения определителей (К-1)-го порядка, равно м-1 1

tê,= (K+1) о

Необходимо также. учесть время t выk числения определителя К-ro порядка: — время формирования единственной к разрешенной комбинации ji = 1, — 2, ..., i1 = К). Справедлива следующая оценка к-g

< (K+1) к

f, Окончательно получим, что минимальное время выполнения проверки усломин вий богатства входного сигнала адаптивной системы равно

«1 (К+1) ((К+1)" - 1)

Мч H

К + (К+1) ) .

Период выборки значений Х и У должен удовлетворять условию: 4t )

1,К. Следовательно, д t . -- (К+1)

1 Ке в

Положительный эффект о использования адаптивной системы состоит в следующем. 3а счет периодической проверки условий богатства входного сигнала обеспечивается устойчивая работа адаптивной системы как с эталонной, так и с настраиваемой моделью в тех случаях, когда имеющегося входного сигнала недостаточно для требуемой настройки параметров. Это позволяет успешно решать задачи управления и идентификации, а также дает возможность расширить область функционирования адаптивных систем, распространив ее на объекты, в которых постоянная подача пробных сигналов нежелательна и допустима лишь на определенных режимах, когда имеющихся входных сигналов недостаточно для обеспечения работоспособности адаптивной системы.

Адаптивная система. управления, содержащая объект управления, первый информационный вход и выход которого подключены соответственно к первому и второму информационным входам блока настройки параметров, первый и второй выходы которого подключены соответственно к второму и третьему информационным входам объекта управления, отличающаяся тем, что, с целью расширения области функцио1 нирования адаптивной системы путем обеспечения ее устойчивости в усло4 виях недостаточного богатства входного управляющего сигнала, в нее введены групповой демультиплексор, блок регистров, анализатор входного и выходного сигналов, генератор пробных сигналов, блок элементов И, блок синхронизации и блок сумматоров, при чем выход объекта управления подключен к первому информационному входу !

1566319

15

ag) группового демультиплексора, 2К выходов которого (К = n+m), где и нов размерности соответственно выходного и первого информационного входного сигналов объекта управления) подключены к группе из 2К информационных входов блока регистров, 2К выходов которого соединены с группой из 2К информационных входов анализатора входного и выходного сигналов, выходом подключенного к первому входу блока элементов И, к второму входу которого подключен выход генератора пробных сигналов, а выход блока элементов И подключен к информационному входу блока сумматоров, подключенного выходом к второму информационному входу группового демультиплексора и первому информационному входу объекта управления, тактовый вход которого соединен с тактовым входом блока сумматоров, тактовым входом блока настройки параметров, тактовым входом анализатора входного и выходного сигналов и первым выходом блока синхронизации, второй выход которого подключен к информационному входу анализатора входного и выходного сигналов и первому информационному входу блока регистров, к второму информационному входу которого подключен третий выход блока синхронизации, четвертый выход которого подключен к адресному входу группового демултиплексора, а пятый выход — к тактовому входу блока элементов И, 1566319

Фиг.д

1566319

1566319

Фиа10

Составитель В.Хромов

Техред Л.Олийнык Корректор М.Максимишинец

Редактор В.Данко

Тираж 661

Заказ 1220

Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-издательский комбинат "Патент", r. Ужгород, ул. Гагарина, 101