Устройство для контроля многовыходных цифровых узлов
Изобретение относится к цифровой вычислительной технике и может использоваться в системах тестового диагностирования ЭВМ. Цель изобретения - увеличение быстродействия и повышение достоверности контроля. Устройство для контроля многовыходных цифровых узлов содержит многоканальный формирователь сигнатур, блок индикации, группу элементов И, два блока переключателей, блок регистров сдвига, группу сумматоров по модулю два, регистр, генератор псевдослучайных последовательностей и блок синхронизации. Устройство позволяет формировать сигнатуры из любого подмножества анализируемых последовательностей, формировать эталонные сигнатуры для любого подмножества анализируемых последовательностей на основании их одноканальных эталонных сигнатур. Достоверность контроля повышается за счет возможности задания для каждого типа цифрового узла различных тестовых последовательностей. 1 з.п.ф-лы, 4 ил.
СОЮЗ СОВЕТСНИХ
СОЦИАЛИСТИЧЕСКИХ
РЕСПУБЛИК (51)5 С 06 F 11/00
ОПИСАНИЕ ИЗОБРЕТЕНИЯ
К А ВТОРСИОМУ СВИДЕТЕЛЬСТВУ
ГОСУДАРСТВЕННЫЙ КОМИТЕТ
ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ
ПРИ ГКНТ СССР (21) 4391367/24-24 (22) 10.03.88 (46) 23.05.90. Бюл. ¹ 19 (72) В.Н.Ярмолик, В.И.Фомич, Н.В.Шмарук, А.И.Подгорский и M.Ã.Äàéíoâñêèé (53) 681.326.7(088.8) (56) Вопросы радиоэлектроники. Сер.
TII0. Вып. 1, 1982, с. 114-119.
Авторское свидетельство СССР
М - 1211731, кл. (06 F .11/00, 1984. (54) УСТРОЙСТВО ДЛЯ КОНТРОЛЯ МНОГОВЪЕОДНЪ|Х ЦИФРОВЫХ УЭЛОВ (57) Изобретение относится к цифровой вычислительной технике и может использоваться в системах тестового диагностирования ЭВМ. Цель изобретения - увеличение .быстродействия и повышение достоверности контроля. УстИзобретение относится к вычислительной технике и предназначено для поиска неисправностей в аппаратных средствах циАровой вычислительной техники, в том числе для контроля многовыходных цифровых узлов ЭВМ.
Цель изобретения - увеличение быстродействия и повьппение достоверности контроля.
На фиг. t приведена схема предлагаемого устройства для контроля многовыходных цифровых узлов для полинома +(х)=1+Ы, х +К х +dqx +alex где, пеЩ(х)=4, Ф =Му= ), g = р =1; наАиг.2 временная диаграмма работы устройства; на фиг. 3 - пример построения блока
„„SU„„1566353 А1
2 ройство для контроля многовыходных цифровых узлов содержит многоканальный формирователь сигнатур, блок индикации, группу элементов И, два блока переключателей, блок регистров сдвига, группу сумматоров по модулю два, регистр, генератор псевдослучайных последовательностей и блок синхронизации. Устройство позволяет Аормировать сигнатуры из любого подмножества анализируемых последователь-. ностей, Аормировать эталонные сигнатуры для любого подмножества анализи-. руемых последовательностей на основании их одноканальных эталонных сигнатур, Достоверность контроля повьппается за счет возможности задания для каждого типа цифрового узла различных тестовых последовательностей, 1 з.п. ф-лы, 4 ил. С:
Май синхронизации; на фиг ° 4 — пример реа- (д лизации блока (N+1)-разрядных регист- ф ров сдвига.
С5
Устройство для контроля многовыход- ных цифровых узлов (фиг. 1) содержит. многоканальный формирователь I сигнатур, состоящий из D-триггеров 2 и сумматоров 3 по модулю два; блок индикации, в состdB которого входит элемент ШП1 4 и индикатор 5, группу элементов И 6, первый 7 и второй 8 блоки переключателей, блок 9 регистров сдвига, группу сумматоров 10 по модулю два, объект 11 контроля, регистр 12, генератор 13 псевдослучайных последовательностей, в состав ко1566353
40 торого входят сумматор 14 по модулю дна, группа элементов И 15 и П-триггеры 16, блок 17 синхронизации, имеющий первый 18, второй 19, третий 20, четвертый 21, пятый 22 и шестой 23 выходы, Блок 17 синхронизации (Аиг. 3) содержит четыре элемента 24-27 задержки, счетчик 28, триггер 29, первый генератор 30 одиночных импульсов, три элемента И 31-33, элемент ШП1 34, второй генератор 35 одиночных импульсов, генератор 36 тактовых импульсов, в состав которого входят элементы НЕ 37 и 38, элемент ШП1-НЕ 39, конденсатор
40 и резистор 41, сумматор 42 по модулю два и вход 43 запуска.
Блок 9 регистров сдвига (Аиг. 4) содержит регистры 44 сдвига.
Устройство позволяет Аормировать сигнатуры из любого подмножества анализируемых последовательностей; Аормировать эталонные сигнатуры для любого подмножества анализируемых по- 25 следонательностей на основании их одноканальных эталонных сигнатур; параллельно во времени производить сраннение реальной сигнатуры для любоrо подмножества анализируемых последовательностей с эталонной, по лчаемой из одноканальных эталонных сигнатур.
Блок 17 синхронизации (Аиг. 3) позволяет организовать анализ после35 донательностей данных, состоящих из
1=15 символов на сигнатурном анализаторе, для которого deg p (x)=4, т.е. N=4. Дпя других значений 1 и N блок 17 синхронизации отличается только количеством разрядов счетчика 28 и связями элементов И 31 и 32, которые определяются кодами величин 1 и N.
При подаче сигнала с входа 43 на 45 выходе сумматора 42 по модулю два формируется единичный »н»пульс, длительность которого определяется временем задержки 3 элемента 25 задержки. Через время 8, ) 8< на втором входе выходного элемента ШШ-HL 39
50 генератора 36 тактовых импульсов Аормируется нулевой уровень, который инициирует работу генератора 36.
Под действием импульса, сформиро55 ванного на выходе сумматора 42, счетчик 28 и триггер 29 устанавливаются в нулевое состояние, На ныходе 19 блока 17 синхронизации Аормируется одиночный импульс, подаваемый HR S вход генератора 13, на К-входы Dтриггеров 2 формирователя 1 и на ус-. тановочный вход объекта 11. На выходах 22,23 и 18 блока 17 синхронизации формируются последовательности из 1 импульсов, сдвинутые во времени на время, равное времени задержки 8, элементов 26 и 27 задержки, Количество импульсов 1=15 определяется связями элемента И 31 со счетчиком 28. При поступлении на счетчик 15-го импульса на нем Аормируется код 1111 и на выходе элемента И 31 Аормируется единичный уровень, поступающий на третий вход элемента ШП1-НЕ 39 генератора 36. После этого генератор 36 прекращает процедуру Аормиронания импульсов. После формирования на счетчике 28 кода, равного 1-N=15-4=-11, на выходе элемента И 32 Аормируется единичный уровень, устанавливающий триггер 29 н единичное состояние.
Единичный уровень на выходе триггера
29 разрешает прохождение N импульсо»з через элементы И 33 и ИЛИ 34 на выход 20 блока 17 синхронизации. Таким образом, блок 17 синхронизации формирует последовательности импульсон, приведенные на Аиг. 2.
Первый 7 и второй 8 блоки переключателей состоят из двухпозиционных тумблеров, причем каждь»й из тумблеров может находиться в нулевом или еди-. ничном состоянии.
Блок 9 регистров сдвига состоит из N+1 ðàçðÿäíûõ регистров сдвига (фиг. 4). Перед началом работы н блок 9 записываются значения эталонных последовательностей путем задания их на блоке 8 переключателей и формирования одиночных импульсов записисдвига на генераторе 35 одиночных импульсов блока 1/ синхронизации. После записи информации н каждом регистре сдвига н первых И разрядах хранится эталонная последовательность, а в (N+1)-м разряде — нуль.
Таким образом, перед началом работы устройства на всех выходах блока 9
И+1-разрядных регистров сдвига находится значение логического нуля.
Регистр 12 коэфАициентов генератора псевдослучайных тестовых наборов представляет собой статический регистр, предназначенный для хранения двоичного кода разрядностью и. Процедура записи кода на регистр 12 осуще1эбб 353
10 а, (К+1)
О
1
О
1
К
О
2
4
6
7 ствляется под децствием одиночного импульса, cAopMIIpoBBHHoI на выходе генератора 30 одиночных импульсов блока 17 синхронизации, при этом записываемый код набирается на блоке 8 переключателей.
Значение кода определяет вид формируемых псевдослучайных тестовых наборов. Так, например, для п=10 в случае записи на регистр 12 кода
1i10100000 генератор 13 представляет собой генератор М-последовательности, формируемой согласно порождающему полиному у(х) =1+х+х +хз+х .
Устройство работает следующим образом.
Перед началом работы для проверяемого цифрового узла, имеющего, например, четыре выхода и четыре входа, на которых формируются следующие эталонные последовательности данных:
Х,=1 О 1 О 1 О 1 О
Zz=1 1 1 1 О О О О
Z3=0 О О О 1 1 1 1
l4-0 1 О 1 0 1 О 1
Z=0 О 1 О 1 О 1 0
Z =О О 1 1 1 1 О О
Z.,=О 1 1 1 1 О О О
Хв 0 О О 1 1 1 1 О определяются эталонные одноканальные сигнатуры путем свертки последовательностей 4<...Z на предлагаемом устройстве, при этом в блок 9 предварительно записываются нулевые коды, а на выходах блока 7 — разре<пающие уровни.
Рассмотрим определение эталогной одноканальной сигнатуры для последовательности Z,.
Z<,(К)
О
О
О
О
Значение эталонной одноканальной сигнатуры определяется как S < =
=а < (8) а (8) а> (8) а4 (81=0111.
Далее на основании эталонной одноканальной сигнатуры S определяются символы четырехразрядной (в общем случае N-разрядной) последовательносВ общем слс ч <е блоки 2 и 3 в соответствии со связями с другими блока- ми работают согласно следующей системе логических уравнений:
5 а, (К+1) =а „(К) 9 az(I ) О+ а 3(К)®
D Z 2 (K)Q+ Z 4(К) ® Z 5 (K)
О Z,(K);
" (К+1) =a 2 (K ) 0+ а з (K) Я а 4 (K) О
И,(К)8 Z,(K) 0+ К+(К)В
8 Z,(К); а 3 (К+1) =а, (К) О а 3(К) О+ Z z(Ê) Î Z,(K)0
О+ 7I,(I ); а4 (K+1) =az(K) 6) a4(K) С Z, (К)<)
O+ Zz(K)Q+ +Л5(К) (1) гдеа; (K)E(0,)3, i=1 4 содержимое i — го D — тригге20 ра - в К-Й такт его ра.- боты, а.; (О) =0, 1=1 111.
Z,K) - К -Й симВОл ВХОДНОЙ последовательности Z
Учитывая, что при определении эталонной сигнатуры для последовательности Х< все остальные последовагельности представляются нулевыми, система уравнений преобразуется к
30 внду а, (К+1) =а, (К) Ю à z(K) O а (К); а„(К+1)=а (К) Я à (K) ® a4(K)O+ Z, (K); а 3 (К+1) =a „(K) Д+ а (К);
a+(K+1)=а (К) (-3а (К) ОZ, (K). (2)
При подаче символов последовательности Z. на входы сумматоров 10 Dтриггеры 2 меняют свое состояние в соответствии с системой уравнений (2), при этом получают
40 а (К+1) аз(К+1) а4 (К+1)
1 О 1
О О О
1 1 1
1 О О
О 1 О
1 1 0
1 О О
1 1 1 ти, имеющей такую же сигнатуру S< . Для этого предполагается, что искомая последовательность имеет вид (:<= у < 3 4
=x< х х Зх 4. Далее подают данную последовательность на входы сумматоров 10, при этом D-триггеры 2 меняют свое состояние в соответствии с системой (2), получают
1566353 а (K+1) х, х х х,Юх а (1+1) х, хг хэ
Х, С < а, (К+1) м, О х х, х,®хг
xg6) ху з(к+1)
О
О г(к)
1
1
О
О
О
О а, (К+1)
1
О
О
1
К
О
2
4
7 а (1;+1)
О
О а„(I:+1)
Х, х х х, Ях»
С х, х х
Х» х< х
Учитывая, что последовательность
С имеет ту же сигнатуру S, получают систему линейных уравнений 10
О х Юх, 1 — хЯх», 1 — х, х — 1, откуда получают, что С =0111.
Для определения эталонной сигнатуры последовательности подставляют
s систему уравнений (1) нулевые зна- 15 чения последовательностей 2<,l,Х», Zg Z Zy !в„, при этом получают
Значение эталонной сигнатуры определяется как Бг=а „(8)а (8)а (8)а»(8)=
=0001. 30
Для определения последовательности
С =х, х х х <, имеющей сигнатуру Б, Получают систему уравнений 1О
0=x =0001. Для определения эталонной сигнату- 45 ры последовательности 2 на основании (1) путем попстановки в послепнюю z (к) к а, (1 +1) О О О О 1 О О 2 О О 3 О 1 4 0 1 5 О 1 6 1 1 7 1 I откуда S =1111. Определяют последовательность С = =х,хгх х <, имеющую такую же сигнатух, х а, (К+1 ) =а, (1 ) Q a г (K) Q aз,(K) 67 Z (K); аг (К+1 ) = a г (К) Я а (К) Я) a» (K); а (К+1)=а, (К)Ю аг(К)0 г(К) a4(+ )=a<(K)О+»(K)О+Zг,(K). (3) При подаче символов последовательности Хг на входы сумматоров 10 Dтриггеры 2 меняют свое состояние в соответствии с системой (3), при этом получают a (K+1) а (к+1) а (К+1) 1 1 О 1 О 1 1 1 1 1 1 1 1 О О l 1 0 1 1 0 О 1 подают последовательность Сд на входы сумматоров 10 и, пользуясь системой (3), получают значение S в зависимости от символов последовательности С . При этом имеют aз,(К+1) а» (1+1) x„„ Х< г х, P+) х хз Х„ЯХ Q+X y х» x<57 x> Q+x < нУлевых значений /, "а Х4,26 Zò,Z получают систему уравнений а, (К+1) =а, (К) О а,(К) О а,(К); а, (К+1 ) = а г (1 ) О+ а (К) 0+ а»(К) О+ Z (K); а (К+1) =a (К)Яа (К) 0+ Е (К); а» (К+1) =а г(К) Я а»(к) . (4) D-триггеры ? изменяют свое состояние в соответствии с диаграммой а (к- 1) (К+1) а (К+1) О О О О О О О О О О О О 1 1 О 1 О 1 i 1 О. 1 1 1 ру Ы =1111 для чего определяют состояние D-триггеров 2 при сжатии последовательности С> . 1566353 10 а г(К+1) х хг х Х 4 ZЮС, 10+0 = 1 ОЯ1=1 191 =. О ОЯ I = 1 Е,З Сг ОCDO= О 090 = О 0Q+1 = 1 ОО О= О Z O+ Сз 10+1 =0 1O+1 =О 1О+1= 0 1О+1 =0 К 5 7 4@ 4 О&1 = 1 190 = 1 00+1 = 1 1®0 = 1 ЕФ С-, 1О+1 = О 0®1 =1 1 ®О = 1 ОО+О= О ь® гб 191 =О 1 ЮО = 1 00+0 =0 00+1 =1 К 5 Zz9C у 1О+О = 1 ОЮО = 0 0®О = О 00+1 = 1 ЮС8 10+1 = О 1Я)1=0 1Я0=1 ОО+1 =1 Кт 5 7 гистрах сдвига блока 9 под действием импульсов сдвига, формируемых на вы55 ходе 20 блока l7 синхронизации. С а, (К+1) х, О хг 0 х х, х,„ х Получают системт уравнений 1-хг, 1 — х ; 1 — х Q x Я х ; 1 х Ю Ях ®х Решив приведенную систему уравнений окончательно имеют С =1111. Подобным образом определяются значения эталонных структур для остальных последовательностей 24,Z,Z6,Zy и, для которых получают Ь4 =01 00 С4 =1 01 О -1011 С -1100 S 1101 С -1001 Ь вЂ 01 Ь7 0001 S 0001 С,=1101 Значения эталонных последовательностей Сг, i=1 8, имеющих такую же разрядность, как и эталонные сигнатуры S>, записываются на регистры 2 3 4 Б О 1 1 О О О О О 1 О 1 О 1 О О 1 2 1 1 О О 1 1 1 3 О 1 О 1 О 1 1 В последние четыре такта на входы блока 9 поступают последовательности, полученные как сумма по модулю два Процедура сложения по модулю два последовательностей Z, с последовательностями С; осуществляется на сумматорах 10 по модулю два, при этом символы последовательностей С; поступают на входы сумматоров по модулю два за счет сдвига информации в реа (К+1) а 4(1+1) х О х,Ях х, х,Ох,Ях х,®хг х20+х О+х4 хгРх Ях блока 9, причем Сг записывается на первый регистр, Сг — на второй, Сз на третий н т.д. Рассмотрим функционирование ус г рой.ства для случая, когда в проверяемом цифровом узле отсутствуют неисправности и, соответственно, последовательнос15 ти Z ...Zg генерируются без искажений. При подаче сигнала с входа 43 в течение первых 1-N=8-4=4 тактов на первые входы сумматоров 10 по модулю 20 два поступают значения первых четырех символов последовательностей Z<...Z8, а на вторые входы — значения логического нуля. При этом D-триггеры 2 изменяют свое состояние в соответствии с системой уравнений (i): I Ф Е а „(K+1) а (К+1) à (K+1) a(K+1) 1 1 1 0 О 1 О 1 0 О О 1 О 1 1 0 О 0 1 последовательностей Z„ и С„. В результате суммирования по модуггю два получают В последующие такты 4,5,6 и 7 состояния D-триггеров 2 изменяются следующим образом: 1566353 а 3(К+1) О О О О О а+(К+1) О О О Е,Ю С+ О =О 1 =1 О =О 1 =1 ОО 1=1 1И 0=1 О О+1=1 1 O+ 0=1 25О+ Сз О =0 О =О 1 =1 О =О 1 Ю1=0 ОЯ1=1 1 О 0=1 0®0=0 6® Сб О =О О =О 1 =1 1 =1 1Я 1=6 1С3 0=1 ОЭ 0=0 00+1=1 Z70+ С 0 =О 1 =1 1 =1 1 =1 1®0=1 0 Q+ 0-=О О ВО=О О ®1=1 Е ОСа О =О 0 =О О =О О =О О 91=1 0@1=1 О ®0=0 О @+1=1 К а, (К+1 ) а (К+1 3 О 0 4 1 О 5 1 О 6 1 1 7 О О В результате на D-триггерах 2 Аормируется код результата 1(=000(). Нулевое значение кода R результата свиде- 10 тельствует о том, что реальная сигнатура последовательностей Z1...Z соответствует эталонной сигнатуре от указанных входных последовательностей. В случае отличия кода R от нуле- 15 вого значения реальная сигнатура от.личается от эталонной, что свидетельствует о наличии ошибок в анализируемых последовательностях. При равенстве К нулевому коду на выходе элемен- 20 та ИЛИ 4 формируется нулевой уровень, при этом индикатор 5 не загорается. В противном случае, т.е. когда Rg 40000, на выходе элемента ШШ 4 формируется единичный уровень, при этом индикатор 5 загорается, что свидетельствует о несоответствии реальной сигнатуры эталонной. Рассмотрим работу предлагаемого устройства для случая диагностики не- 30 исправимости в проверяемом циАровом узле с точностью до анализируемой последовательности (с точностью до выхода или входа цифрового узла). Е,O+ С< Z О С 1 =1 1 =1 0 =0 =1 1 =1 1 =1 О =01 =1 1 О 0=1 0@0=0 О Я 1=1 О 0+ 0=0 1 О1=0 ОЯ1=1 О О+1=1 ОЯ 0=0 При сжатии результирующих последовательностей на D-триггерах 2 формиПредположим, что возникшая неисправность цифрового узла, имеющего четыре входа, на которых формируются последовательности Z„Z Z>=00011110 формируется последовательность Zg=00000000. На первом этапе исследования циАрового узла проверяется соответствие реальной сигнатуры, сформированной из всех выходных последовательностей Z ...Z8 эталонной сигнатуре. Для этого с блока 7 на входы всех элементов И 6 подаются единичные уровни. Далее в блок 9 записываются значения последовательностей .С<,С<,С3 С, на основании которых формируются значения эталонных сигнатур из любого множества последовательностей Z ...Z@. После этого подается сигнал с входа 43, который инициирует сжатие на анализаторе последовательностей, полученных как сумма по модулю два Z; иС" i=1И ° Результирующие последовательности имеют вид 4 O+C„ О =О О =О О =О О =О 1Э 1=0 10 1=0 1 Я1=0 1 @1=0 руется следующая последовательность состояний: 13 !566353 (К а„(К+1) о 1 1 2 О 4, 1 5 0 6 1 7 0 а (1+1) о 1 0 1 1 а (К+1) 1 О 1 1 о О а (К+1) О О 1 45 а (К+1 ) О 1 1 .О О а (К+1) О О О 1 О О а э(К+1) О О 1 1 О а- (К+" ) О 1 О О К 1 3 5 Окончательно на D-триггерах 2 формируется код результата К=0101, Отличие кода К от нулевого свидетельствует о несоответствии реальной сигнату- 15 ры всех последовательностей Z ° Z эталонной сигнатуре. При этом загорается лампочка элемента индикации. Возникает задача диагностики неисправности. 20 Первым шагом при выполнении процедуры диагностики является проверка факта возникновения ошибки во входных последовательностях 2q ZgZ Zq провеК а, (1;+1) а (К+1 О 1 1 1 l О 2 1 1 3 . 1 0 4 1 О 5 О 1 6 0 1 7 0 О Окончательно на D-триггерах 2 формируется код результата К=ОООО, что 35 свидетельствует о соответствии их эталонной сигнатуре. Отсюда можно заключить, что анализируемые последовательности 2<2 Rq соответствуют эталонным. Другими словами неисправность,40 возникшая в проверяемом цифровом узле, проявляет себя по одному или нескольким выходам 2 32 у2 6 или Еа . Равенство нулю кода К результата свидельствует об отсутствии ошибок в последовательностях Z q и 2>. Таким ряемого цифрового узла. Для этого на первый, второй, четвертый и седьмой элементы И 6 подаются единичные уровни с выходов блока 7 переключателей, ( а на остальные — нулевые уровни. В блок 9 записываются значения последовательностей С,С Сэ...С8. Далее подается сигнал с входа 43, который инициирует сжатие на анализаторе последовательностей 2<О+ С<, 2 O+ С, Z O+ C4, Z,Е С,. Временная диаграмма состояний 1)триггеров 2 имеет вид ! ) аэ(1;+1) а, (1;+1) 1 0 1 О 1 0 1 0 О 1 О О О 0 Проверим факт возникновения ошибки в последовательностях 2Э и Z . Для этого только на третий и пятый элементы И 6 подаются единичные разрешаюцие уровни с выходов блока 7 переключателеи, а на остальные — нулевые уровни. В блок 9 записываются значения С э и С ° Далее подается сигнал с входа 43, который инициирует сжатие на анализаторе последовательностей Z Q+ C э э 2 О С . Временная диаграмма состояний D-триггеров 2 при этом имеет вид I образом, можно заключить, что неисправность проявляет себя по выходу Z< или 2в или по обоим вместе. 1566353 а (1 +1) О 0 1 1 0 а (К+1 ) О О 1 1 О а„(К+1) О О О О 0 а (К+1) О 1 О О О К .0 2 4 6 I1pABt .ðèì факт возможного проявления неисправности цифрового узла по выходу i. <. Для этого только на шестой элемент И 6 подается единичный Равенство нулю кода К результата свидетельствует об отсутствии ошибок в последовательности Z<. Таким образом, можно заключить, что неисправность проявляет себя щ только по-четвертому выходу цифрового узла путем искажения эталонной последовательности Z>.
