Цифровой фильтр

 

Изобретение относится к технике цифровой обработки сигналов. Цель изобретения - повышение чувствительности путем уменьшения собственных шумов при отсутствии входного сигнала. Цифровой фильтр содержит АЦП 1, счетчик 2 адреса, сумматор 3, одновибраторы 4 и 5, тактовый г-р 6, нуль-орган 7, коммутаторы 8 и 16, регистр 9 сдвига, умножитель 10, блоки 11 и 12 памяти, детектор 13 совпадений, реверсивный счетчик 14 и D-триггер 15. Для уменьшения уровня собственных шумов фильтра при нулевых входных сигналах в данном фильтре обеспечивается устранение предельных циклов, обусловленных эффектом мертвой зоны. 5 ил.

СОЮЗ COBETCHHX

РЕС4УБЛИН (51)5 Н 03 Б 17/04

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

М А BTOPGHOMY СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

40 ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

4РИ ГННТ СССР (21) 4478543/24-09 (22) 29.08,88 (46) 07.06.90. Бюл, У 21 (72) Ю,О,Охлобыстин (53) 621.396.96(088.8) (56) Введение в цифровую фильтрацию.

/Под ред. P ° Г>огнера и А,Еонстантинидиси. Пер. с англ, (под ред. Л.И,Филиппова), — M,: Мир, 1976, с.38. (54) ЦИФРОВОЙ ФИДЬТР (57) Изобретение относится к технике цифровой обработки сигналов. Цель изобретения — повышение чувствительности путем уменьшения собственных

„.SUÄÄ 1569957 А1 шумов при отсутствии входного сигнала, Цифровой фильтр содержит АЦП 1, счетчик 2 адреса, сумматор 3, одновибраторы 4 и 5, тактовый г-р 6, нуль-орган 7, коммутаторы 8 и 16, регистр 9 сдвига, умножитель 10, блоки ll и 12 памяти, детектор 13 совпадения, реверсивный счетчик 14 и

D-триггер 1.5. Для уменьшения уровня собственных шумов фильтра при нулевых входных сигналов в данном фильтре обеспечивается устранение предельных циклов, обусловленных эффектом мертвой зоны. 5 ил.

Изобретение относится к технике цифровой обработки сигналов и может быть"Использовано в ав гоматике, электро= и радиосвязи, измерительной технике.и т.п. для цифровой рекурсивной фйльтрации сигналов.

Целью изобретения. является новышение чувствительности путем уменьшения собственных шумов при отсутст- Ið вии входного сигнала.

На фиг.l -приведена блок-схема. предлагаемого устройстве; на фиг,2 -. временные диаграммы, поясняющие работу предлагаемого устройства; на фиг.3 — блок-схема, соответствующая одному иэ,возможных вариантов построения детектора совпадений; на фиг.4 - .один из возможных вариантов построения регистра сдвига; на фиг.5 - вре- 2р менные зависимости "идеального" и . аппроксимированного отклика фильтра на одиночный ненулевой входной отсчет, Цифровой фильтр содержит аналогоцифровой преобразователь (АЦП) 1, счетчик 2 адреса, сумматор 3, первый

4 и второй 5 одновибраторы, тактовый генератор 6, нуль-орган 7, первый коммутатор 8, регистр 9 сдвига, умно- 3р житель 10, первый блок 11 памяти, второй блок 12 памяти, детектор 13 совпадений реверсивного счетчика 14, D-триггер 15,. второй коммутатор 16.

Детектор 13 совпадений содеРжит элемент ИЛИ 17, сумматоры 18 rio мо -, дулю, элемент И 19> инвертор 20, Ртригт ер 21, Регистр 9 сдвига содержит инвертор 22, D-триггеры 23 и 24.

Цифровой фильтр работает следую- 4р щим образом.

Входной сигнал с.помощью АЦП 1, дискретиаируется с частотой F (фиг.2а) и преобразуется в цифровую форму, после чего подается на рекур- 45 сивный фильтр первого порядка, построенный на сумматоре 3 регистре

9 сдвига и умножителе 10 и реализующий в 2-плоскости передаточную функцию H(Z) = (Z-b) где Ь - весовой э 5р коэффициент умножителя 10. Моменты смены состояний на выходе АЦП 1 и регистра 9 сдвига показаны на фиг.2б.

Определение момента начала предельньа циклов производится по совпадению двух следующих условий::. 1) выходной сигнал АЦП 1 равен нулю, при этом на выходе нуль-органа 7 появляется логичеСкая единица; 2) входной и

1569957 выходной сигналы умножителя 10 равны друг другу (по абсолютной величине) и отличны от нуля, при этом, если выполнено условие 1), логическая единица появляется на выходе детектора

13 совпадений, который может быть построен, например, как показано на фиг.4, на основе сумматоров 18 по модулю два с инверсией элемента

И 19, элемента ИЛИ 17, инвертора 20 и Р"триггера 21. При совпадении значений во scex разрядах (кроме знакового) входных сравниваемых чисел на выходах всех сумматоров 18 по модулю два с инверсией появится логическая единица, которая пройдет на вход элемента И 19 при условии, что от нуль-органа 7 поступает также логическая единица. Запрет срабатывания детектора 13 совпадений от нулевых сигналов осуществляется элементом ИЛИ 17. С помощью инвертора, 20 и D-триггера 21 выходной сигнал элемента И 19 привязывается к задним фронтам выходного сигнала тактового генератора 6, при этом состояние детектора 13 совпадений не меняется за время выполнения текущего цикла операций (умножение на весовой коэф- цииент Ь и суммирование).

При отсутствии предельных циклон сигналы на выходе детектора 13 совпадений, D-триггера 15, нуль-органа 7 и первого одновнбратора 4 равны нулю и первый коммутатор 8 проключает на вход сумматора выходной сигнал умно жителя 10, а второй коммутатор 16 проключает на выход всего устройства выходной сигнал регистра 9 сдвига.

В этом случае очевидно, что работа устройства происходит так же, как и в известном устройстве. Моменты

4 дискретизации сигнала в АЦП 1 и считывания отсчетов нз регистра 9 сдвига определяются положительными фронтами выходного сигнала. F> (фиг,2а) тактового генератора 6, Для того, чтобы к моменту записи очередного результата обработки в регистр 9 сдвига успели завершиться все переходные процессы (в умножителе 10, " сумматоре 3 и т,д.) запись в регистр

9 сдвига может производиться, например, по заднему фронту сигнала

F (фиг.2а), а считывание на умножитель !Π— по .переднему. Такой .Регистр сдвига легко может быть построен, например, как показано на

15699

45 фиг.5, на основе инвертора 22 и

D-триггеров 23 и 24.

Если на каком-gH6o тактовом интервале по совпадению указанных ранее условий будет обнаружено возникновение предельных циклов, то по заднему фронту выходного сигнала

Р (фиг.2а) тактового генератора 6 детектор 1Э совпадений перейдет 10 в единичное состояние (сигнал U*o, фиг,2в). По переднему фронту сигнала

U p (фиг,2в) второй одновибратор 5 сформирует короткий импульс U (фиг.2г), устанавливающий счетчик

2 адреса в исходное нулевое состояние и разрешающий запись выходного сигнала Y(n) = U регистра 9 сдвига в первый блок 11 памяти и в разряды реверсивного счетчика 14. На выход 20 устройства .через коммутатор 16 в текущем тактовом интервале по-прежнему считывается выходной сигнал регистра 9 сдвига, поскольку изменения выходного состояния D-триггера 15 . 25 управляющего вторым коммутатором 16 (сигHBJI U, фиг.2ж) еще не произошло.

После обнуления в начале возникновения предельного цикла счетчик 2 адреса начинает просчитывать тактовые импульсы (F, фиг.2a}, подаваемые иа него от тактового -генератора 6. (положим для определенности, что счетчик 2 изменяет свое состояние по передним фронтам тактовых импульсов

F (фиг,2а}, Выходные сигналы счетчи-. ка 2, поступая на часть адресных входов второго блока 12 памяти, обеспечивают последовательное считывание 40 на тактовый вход реверсивного счетчика некоторой последовательности Я(n}, состоящей из нулей и единиц (на каждом тактовом интервале F считывается

I) один бит). Блок 12 памяти хранит несколько последовательностей Я (и) и выбор какой-либо одной из них определяется тем, что на соответствующие адресные выходы второго блока 12 памяти с выхода первого блока 11 50 памяти подается двоичное число, соответствующее значению У(п) = U выходного сигнала регистра 9 сдвига, при котором возник предельный цикл.

Пример определения одной из последовательностей g (и} при Ib(= 0,9 и

U = 5q (q — шаг квантования, U — зна- . чение выходного сигнала регистра 9 сдвига в момент зацикливания) показан

5? б графически на фиг,6, где черными кружками показаны отсчеты, соответствующие отклику "идеального" фильтра (без округления результатов произведений в умножителе 10) на входной сигнал U 0, О, О,... (U в данном случае равно 5), а крестиками отмечены аппроксимированные с точностью до шага квантования значения отклика

"идеального" фильтра; над осью абсцисс показана последовательность ф(п), (и) равно единице в тех случаях, когда значение аппроксимированного отклика Q(n) должно быть уменьшено на один шаг квантования. Нрч установке реверсивного счетчика

14 в состояние U (выходной сигнал регистра 9 сдвига в момент возникновения предельного цикла) и последующей подаче на его вычитающий вход после-. довательности (и), соответствующей данным значениям U и 1Ь), на выходе реверсивного счетчика 14 будет формироваться последовательность двоичных чисел, аппроксимирующих значение от- клика "идеального" фильтра на сигнал

U О, О,... . При появлении единичного сигнала на выходе D-триггера 15. (сигнал 11<, фиг.2ж) именно эта последовательность чисел будет проключаться на выход устройства через второй коммутатор 16, регистр 9 сдвига от выхода устройства. отключается, чем и обеспечивается устранение предельных циклов иа выходе устройства.

Выходной сигнал реверсивного счетчика

14, как показано на фиг.2, дополняется знаковым разрядом с выхода умножителя 10, что обеспечивает правильность чередования знаков выходных отсчетов при работе устройства в мертвой зоне.

Выход устройства иэ мертвой зоны происходит, когда на входе устройства снова появляется нулевой сигнал, При этом выходной сигнал (П„, фиг,2д) нуль-органа 7 снова принимает нулевое значение, и задним фронтом запускает первый одновибратор 4, формирующий на своем выходе импульс (сигнал фиг ° 2е), перекрывающий задний

o< фронт текущего положительного полупериода выходного сигнала Р (фиг. 2а) тактового генератора 6, и обеспечивающий проключение на вход сумматора 3 через первый коммутатор 8 выходного сигнала реверсивного счетчика и знакового разряда с выхода умножите) 569957

xw 1Q это число к моменту записи в регистр 9 сдвига по заднему фронту выходного сигнала Р (фиг.2а) тактового генератора 6 складывается в сумматоре 3 с вхоцным отсчетом. В следующем тактовом интервале возвращается в нулевое состояние выходной сигнал U (фиг.2ж) 0";триггера 15

И возобновляется считывание на выход устройства через второй коммутатор

16 выходного сигнала регистра 9 . сдвига и устройство возвращается к. такому же режиму работы, как в известном фильтре, 15

Коммутаторы 8 и 16 могут быть выполнены на базе мультиплексоров (найример, 561 КП1, 564 КП2 и т.д.), управляемых двоичным кодом, Одновибраторы 4 и 5 могут быть выполнены

На базе последовательно соединенных

Дифференцирующего звена и порогового устройства (для одновибратора 4, формирующего импульс по заднему фронФу, на входе необходимо дополнитель- 25

Но включить инвертор). Блок памяти

j1 может быть выполнен íà D-триггерах, а блок 12 памяти- — на прожигаемом

;ЙЗУ. Нуль-орган 7 можно реализовать фа многовходйой . схеме И, обеспечи- щО ающей логическое перемножение инвертированных разрядов входного двоичНого числа, Построение других блоков устройства было рассмотрено, Технико-экономическая эффектив35 ность предлагаемого устройства по

Сравнению с известным заключается в уменьшении уровня собственных шумов

При нулевых входных сигналов за .счет устранения предельных циклов, обуслов- О ленных эффектом мертвой зоны, В данном цифровом фильтре фиксируется момент возникновения предельных циклов, после чего на выход проключаются не отсчеты предельных циклов, циркулирующие по петле обратной связи фильтра, а аппроксимированные значения отклика "идеального" фильтра (без округления результатов произведений) на сигнал П, О, О...;, где 0— значение отсчета в момент зацикливания.

Формула изобретения

Цифровой фильтр, содержащий последовательно соединенные аналого-цифровой преобразователь, вход которого является входом цифрового фильтра, сумматор, регистр сдвига и умножитель, к тактовым входам регистра сдвига и аналого-цифрового преобразователя подключен выход тактового генератора, отличающийся тем, что, с целью повьппения чувствительности путем уменьшения собственных шумов при отсутствии входного сигнала, введены первый блок памяти, последовательно соединенные нуль-орган, к входу которого подключен выход аналого-цифрового преобразователя, первый одновибратор и первый коммутатор, выход которого подключен к второму входу сумматора, последовательно соединенные детектор совпадения, к первому входу которого подключен выход нуль-органа, D-триггер и второй коммутатор, выход которого является выходом цифрового фильтра, последовательно соединенные второй одновибратор., к входу которого подключен выход детектора совпадения, счетчик адреса„ второй блок памяти, к адресному входу которого подключен выход первого блока памяти, и реверсивный счетчик, выходы -знакового разряда которого и умножителя подключены к первому входу первого коммутатора, к второму входу которого и втор му входу детектора совпадений подключены выход умножителя и второй вход второго коммутатора, к информационному входу которого, информационным входам первого блока памяти, реверсивного счетчика и детектора совпадений подключен выход регистра сдвига, а выход второго одновибратора подключен к управляющему входу первого блока памяти и входу разрешения установки реверсивного счетчика, при этом выход тактового генератора подключен к стробирующему входу детектора совпадений, тактовому входу D-триггера и тактовому входу счетчика адреса.

1569957

0

Е

eefudjeрд5о триггеру

/ ili l!

569957

917 дам

lj з г

1 РЮ5

Составитель Л.Тимошина

Техред M.Äèäûê Корректор Т. Палий

I g

Редактор В.Бугренкова

Заказ 1456 Тираж 654 Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-издательский комбинат "Патент", r. Ужгород, ул. Гагарина, 101