Последовательный сумматор

Авторы патента:

G06F7/49 - для вычислений, выполняемых над числами с основанием, отличным от 2, 8, 16 или 10, например с троичным отрицательным или мнимым основаниями, комплексными основаниями

Изобретение относится к вычислительной технике и может быть использовано для построения специализированных вычислительных устройств. Цель изобретения - расширение функциональных возможностей за счет выполнения преобразования последовательного кода золотой пропорции в последовательный код Фибоначчи. Последовательный сумматор содержит регистр 1, блок 2 формирования дополнительных сигналов суммы и переноса, одноразрядный полный двоичный сумматор 3, первый триггер 4 задержки, коммутатор 5, элемент ИЛИ 6,третий триггер 7 задержки, второй триггер 8 задержки, вход 9 начальной установки, второй тактовый вход 10, вход 11 первого слагаемого, вход 12 второго слагаемого, первый тактовый вход 13, вход 14 задания режима и выход 37 последовательного сумматора. 1 ил., 2 табл.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУбЛИК (51)5 С 06 Р 7/49

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К А ВТОРСНОМЪГ СВИДЕТЕЛЬСТВУ

НЧ

ГОСУДАРСТ8ЕННЫЙ КОМИТЕТ

ПО ИЗОбРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР (21) 4472420/24-24 (22) 09.08.88 (46) 15.06.90. Вюл. М 22 (71 ) Специальное конструктор ско-тех нологическое бюро "Модуль" Винницкого политехнического института (72) А.И.Черняк, В.П.Малиночка и А.F..Aíäðååâ (53) 681,325.5 (088,8) (56) Авторское свидетельство СССР

91256017, кл. G 06 F 7/49, 1984, Авторское свидетельство СССР

l1 1170449, кл . G 06 F 7/49, 1983. (54) ПОСЛЕДОВАТЕЛЬНЫЙ СУММАТОР (5 7) Изобретение относится к вычислительной технике и может быть использовано для построения специализиро .ванных вычислительных устройств. Цель

2 изобретения вЂ . расширение функциональных возможностей за счет выполнения преобразования последовательного кода золотой пропорции в последовательный код Фибоначчи. Последовательный сумматор содержит регистр 1, блок 2 формирования дополнительных сигналов суммы и переноса, одноразрядный полный двоичный сумматор 3, первый триггер 4 задержки, коммутатор 5, элемент ИЛИ 6, третий 7 задержки, второй триггер 8 задержки, вход 9 начальной установки, второй тактовый вход 10, вход 11 первого слагаемого, вход 12 второго слагаемого, первый тактовый вход !3 вход

l4 задания режима и выход 37 последовательного сумматора. 1 ил.,2 табл.

157 1 573

О при n(0

1 прип=О; с, (n) q (n-1 ) + ф (n-2) при n ) О, О при и - О;

2прип =О

1 при n = 1;

L(n- l1 ) +L(n-2

L(n) (2) ) при п>О, 3, 4, 7, 11, 18, и имеет вид 2, 1, 29, 49..., Известна также лотой пропорции с

l выражается связь степеней зочиспами Люка для для четньг и; для нечетных и

Ь(п) (3) Иэ обр ет ение относится к вычислит ьной технике и может быть использ вано для суммирования последоват ьных кодов золотой пропорции или пОследовательных кодов Фибоначчи,начиная со старших разрядов, а также R преобразования последовательных ,кодов золотой пропорции в последовательный код Фибоначчи, и

Цель изобретения вЂ” расширение нкциональных возможностей за счет в полнения преобразования последоват ельности кода золотой пропорции в последовательный код Фибоначчи, На чертеже приведена схема послеовательного сумматора.

Последов ательный сумматор содеря1ит регистр 1, блок 2 формирования ополнительных сигналов суммы и пе- .

1 еноса» одноразрядный полный двоичный сумматор 3, первый триггер 4 задержки, коммутатор 5, элемент ИЛИ 6, 1ретий 7 и второй 8 триггеры задержки, вход 9 начальной установки посЛедовательного сумматора, второй тактовый вход 10 последовательного ф имеет вид,1, 1, 2, 3, 5, 8, 13, 31,... Существует ряд чисел Люка, в котором каждое число также равно сум" где eC вЂ” основание системы счисления золотой пропорции:

0(=

1+5

1,618... и вЂ” номер разряда кода, Произведем вычитание чисел Фибонач- чи ф,(n) из чисел Люка L(n). Резуль Tат представлен в табл.1. сумматора, вход 11 первого слагаемого последовательного сумматора, вход 12 второго слагаемого последовательного сумматора, первый тактовый вход 13 последовательного сумматора, вход 14 задания режима последовательного сумматора, входы 15 вЂ” 20 разрядов с первого по шестой входа блока 2 формирования дополнительных сигналов суммы и переноса соответственно, выходы 21 вЂ” 26 разрядов с первого по шестой блока 2 формирования дополнительных сигналов суммы и переноса соответственно, входы 27 вЂ” 31 и выходы 32 вЂ” 36 разрядов с первого по пятый регистра 1 соответственно, выход 37 последовательного сумматора.

Сущность и физическая возможность преобразования последовательного кода золотой пропорции в последовательный код Фибоначчи, начиная со старших разрядов заключается в следующем е

Ряд чисел Фибоначчи образуется согласно выражения

I ме двух предыдущих, однако начальное условие ряда есть 2 и 1. Ряд чисел

Люка образуется согласно выражения

1 положительных и, которая в следующем:

) Иэ табл.1 видно, что начиная с л =- 2 результат вычитания является рядом чисел Фнбоначчи.

Таким образом, при преобразовании кода золотой пропорции в 1-код Фибоначчи необходимо сложить два кода, первый код является кодом Фибоначчи, содержашим единицы в тех же разрядах, 25

При выполнении операции преобразования последовательного кода золотой пропорции в последовательный код

Фибоначчи на вход 14 последовательвЂ” ного сумматора поступает нулевой сигнал, который подключает выход триггера 7 задержки к входу второго слагаемого одноразрядного сумматора 3. На вход 9 начальной установки поступает импульс, который устанав50

15715 что и исходный код золотой пропорции, второй код является тем же кодом, сдвинутым на два разряда в сторону младших разрядов.

При э том, учитывая, что раз ряды с четными номерами кода расположены через один разряд друг от друга, а разряды с нечетными номерами расположены через один разряд друг от друга, общие суммы К " для четных и, а также для нечетных и не превышают единицы, Это следует из того свойств а кодов зоп от ой пропорции, ч то при минимальной Аорме кода вес i-го развЂ” ряда больше любого кода, записанного в младших разрядах, Учитывая,что в коде золотой пропорции могут встречаться единицы как в четных,так и нечетных номерах разрядов, общая погрешность преобразования кода золотой пропорции с положительными значениями п будет равна разности суммы для нечетных номеров разрядов и суммы К для четных номеров разрядов.

Дпя преобразования последовательных кодов золотой пропорции в последовательный код Фибоначчи необходимо сложить, начиная со старших разрядов, последовательный код золотой пропорции с этим же кодом, задержанйым на два разряда по правилам сложения кодов Фибоначчи, а сумма единиц с весами разрядов -" будет меньше единицы и в преобразовании может не участвовать. 35

Рассмотрим работу последовательного сумматора.

При выполнении операции сложения на вход !4 последовательного сумматора подается единичный потенциал, который подключает вход 12 второго слагаемого последовательного сумматора к входу второго слагаемого одноразрядного сумматора 3. Последовательный сумматор производит сложе- 45 ние кодов Фибоначчи (золотой пропорции) в соответствии с алгоритмом, изложенным в прототипе.

6 ливает регистр 1 и триггеры 4, 7, 8 задержки в нулевое состояние. Затем на вход 1 поступает последовательный код золотой пропорции, начиная со старших разрядов, Рассмотрим работу последовательного сумматора при преобразовании кода числа 497, 821, представленного в коде золотой пропорции (см. таблицу 2 ), В первый момент времени на вход

11 поступает значение старшего разряда, в данном случае единица. Одноразрядный сумматор 3 производит сложение единицы, присутствующей íà его первом входе, с нулями, присутствующими на втором входе и входе переноса, На выходе суммы одноразрядного сумматора 3 получается единичный сигнал, а на выходе переноса вЂ” нулевой. На выходах 26 вЂ” 21 блока 2 Аормирования дополнительных сигналов суммы и переноса формируется код

000010. IIo переднему фронту синхроимпульса в регистр I записывается код

000!О, в триггер 4 задержки записывается нуль, а в триггер 8 задержки записывается единица. На вход 11 поступает нулевое значение следующего разряда входного кода, Одноразрядный сумматор 3 производит сложение нулей, присутствующих на всех его входах и на выходах получаются нупевые сигналы ° На выходах блока 2 Аормируется код 00010. По переднему Аронту синхроимпульса в регистр I записывается код 00100, в триггер 4 задержки записывается нуль, в триггер 7 задержки записывается единица, в триггер 8 записывается нуль. На вход 11 поступает значение третьего разряда кода, в данном случае единица. Через коммутатор 5 на второй вход одноразрядного сумматора 3 поступает единица с выхода триггера 7 задержки. Одно-разрядный сумматор 3 производит сложение единиц, присутствующих на первом и втором входах, с нулем на входе переноса. На выходе суммы одноразрядного сумматора Аормируется нулевой сигнал, на выходе переноса формируется единичный сигнал. На выходах блока 2 Аормируется код 010001. С приходом переднего Аронта синхроимпульса в регистр 1 записывается код

10001, в триггер 4 задержки записывается код нуль, в триггер 7 задержки записывается нуль, в триггер 8 за1571573 таблиц a1

4 5 6 7 8 9 10

7 11 18 29 47 76 123

5 8 . 13 21 34 55 89

2 3 5 8 13 21 34

0 1 2

2 1 3

1 2 2

1 0 1

Ь(п)

g,(п)

1 (и)- q,(ï) дужки записывается единица, Этот и;дальнейший процесс преобразования иллюстрируется в табл.2. В следующем такте, после прихода последнего раэря- 5 да входного кода, на вход 10 в течеNe двух тактов подается сигнал, который устанавливает триггера 4, 7, 8 задержки в нулевое состояние. Тем саустанавливаются переносы в младразряды кода Фибоначчи, при слои двух младших разрядов входного

Результат преобразования посет на выход 37 последовательного атора, 15 ( (Формула из обр ет ения (Последовательный сумматор, содеращий блок формирования дополнительых сигналов суммы и переноса, одно- 20 азрядный полный двоичный сумматор, первый триггер задержки, причем выходы разрядов с первого по пятый волоки формирования дополнительных сигналов суммы и переноса соединены входами соответствующих разрядов регистра, вход установки,в "0" которого соединен с входом начальной установки последовательного сумматора, первый тактовый вход которого соеди- 30 нен с входами разрешения записи регистра и первого триггера задержки, ! ,вход первого слагаемого последова,тельные сумматоры и выход первого триггера задержки соединены соответственно с входами первorо слагаемого и переноса одноразрядного полного двоичного сумматора, выходы суммы и переноса которого соединены соответственно с входами первого и 40 второго разрядов входа блока формирования дополнительных сигналов суммы и переноса, выход шестого разряда которого является выходом последовательного сумматора, выход первого разряда регистра соединен с информационным входом первого триггера задержки, выходы разрядов с второго по пятый регистры соединены соответственно с входами разрядов с третьего по шестой входы блока сигналов суммы и переноса, о т л и ч а ювЂ” шийся тем, что, с целью расширения функциональных возможностей за счет выполнения преобразования последовательного кода золотой пропорции в последовательный код Фибоначчи, он содержит коммутатор, елемент ИЛИ, второй и третий триггеры задержки, причем выход коммутатора соединен с входом второго слагаемого одноразрядного полного двоичного сумматор а, пер вый информационный вход коммутатора соединен с входом второго слагаемого последовательного сумматора, выход второго триггера задержки соединен с информационным входом третьего триггера задержки, выход которого соединен с вторым информационным входом коммутатора, выход элемента ИЛИ соединен с входами установки в "0" первого, второго и третьего триггеров задержки, первый вход элемента ИЛИ соединен с входом начальной установки последовательного сумматора, второй вход элемента

ИЛИ соединен с вторым тактовым входом последовательного сумматора, вход задания режима которого соединен с управляющим входом коммутатора, первый тактовый вход последовательного сумматора соединен с входами разрешения записи второго и третьего триггеров задержки, вход первого слагаемого последовательного сумматора соединен с информационным входом второго триггера задержки.

)57)573

Таблаца2

11омар Вк 9 Вк такта

Р4 I

Составитель А. Клюев техред Л.Серд!Окова Корректор М.Поко

Редактор Т. Лазоренко

Заказ 15)2 Тираж 565 Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-издательский комбинат "Патент", г.ужгород, ул. Гагарина, 101

) 1 О

I О. О

2 О О

Э 0 О

4 О О

В О О

6 О О

7 О О

В О О

9 0 р ! о о о

Il О О

12 О О

13 О О

14 О 1

15 О

16 О О

17 О О, О О

О О

1 О

1 0

О 1 о о

l О о

1 О

I 1

1 1

1 О

О о о

О 0 о о

A О

О О

О I О

О О

0 I О

1 О 0

1 0

О 1 О

1 О О

I l

I О О

1 I

1 О О

О О

О О О

О 0

I О

О О

О 0

О О

0 р

О О

О 0

О О

0 О

1 О

О О

1 О

О I

I О

1 О

A О

О О

О О о о

1 О

О о о о

О О

1 О

О О

1 О

О О

1 0

О О

0 l

О О

О О 0

О O 1 О

1 О О

О О О

О О О О о о

0 1 О о о о о о o

1 О I. О о о

0 1 О

О О о о о

О О 0

О О О о о о о

О о

I о

Похожие патенты:

Сумматор по модулю пять // 1566342

Изобретение относится к автоматике и вычислительной технике и может быть использовано для построения систем передачи и переработки дискретной информации

Арифметический расширитель // 1566341

Изобретение относится к вычислительной технике, в частности к вычислительным системам со знакоразрядным кодированием информации, и может быть использовано в управляющих, моделирующих и вычислительных комплексах в качестве сопроцессора

Параллельный накапливающий сумматор // 1564614

Изобретение относится к вычислительной технике и может быть использовано в специализированных вычислительных машинах и цифровых устройствах роботизированных систем управления для сложения чисел с иррациональными основаниями и обработки векторной информации в трехмерной системе координат

Сумматор по модулю три // 1564613

Изобретение относится к вычислительной технике и может быть использовано в системах и устройствах, функционирующих в системе остаточных классов

Устройство для вычитания // 1564612

Изобретение относится к цифровой вычислительной технике и может быть использовано в процессорах ЦВМ с повышенной достоверностью обработки данных

Устройство для умножения на коэффициенты // 1562904

Изобретение относится к вычислительной технике и может быть использовано в арифметических блоках устройств цифровой обработки сигналов

Устройство для возведения в квадрат // 1553972

Изобретение относится к вычислительной технике и предназначено для интерационного формирования квадратов чисел Фибоначчи в специализированных вычислителях, работающих в 1 коде Фибоначчи

Устройство для деления // 1552175

Изобретение относится к вычислительной технике и может быть использовано для построения специализированных вычислительных устройств

Устройство для деления // 1552174

Изобретение относится к вычислительной технике и предназначено для деления многоразрядных чисел в P-кодах Фибоначчи

Арифметическое устройство // 1550510

Изобретение относится к вычислительной технике и может быть использовано для суммирования чисел в минимальной форме представления и получения суммы в этой же форме без приведения

Способ сложения-вычитания чисел, кодируемых сигналами, и устройство для его осуществления // 2109325

Изобретение относится к автоматике и вычислительной технике и может быть использовано в дискретных автоматах для сложения - вычитания чисел, кодируемых трехуровневыми сигналами по ортогональным составляющим функций Попова

Устройство для сложения и вычитания чисел по модулю // 2109326

Изобретение относится к автоматике и вычислительной технике и может быть использовано в вычислительных машинах и устройствах, функционирующих в системе остаточных классов

Устройство для сложения чисел по модулю // 2110087

Изобретение относится к области автоматики и вычислительной техники и может быть использовано в вычислительных машинах и устройствах, функционирующих в системе остаточных классов

Устройство для сложения n чисел по модулю // 2131618

Изобретение относится к автоматике и вычислительной технике и может быть использовано в вычислительных структурах, функционирующих в модулярной системе счисления

Способ полного сложения - вычитания чисел, кодируемых сигналами, и устройство для его осуществления // 2132566

Изобретение относится к области автоматики и вычислительной техники и может быть использовано в дискретных автоматах для сложения-вычитания чисел, кодируемых трехуровневыми сигналами по ортогональным составляющим функций Попова

Устройство для вычитания по модулю // 2133495

Устройство для умножения чисел по модулю // 2137181

Устройство для умножения по модулю семь // 2143722

Изобретение относится к вычислительной техникe и может быть использовано для построения систем передачи и переработки дискретной информации

Устройство для сложения и вычитания чисел по модулю // 2145112

Изобретение относится к области автоматики и вычислительной техники и может быть использовано в вычислительных машинах и устройствах, функционирующих в многоступенчатой системе остаточных классов

Устройство умножения // 2148270

Изобретение относится к вычислительной технике, а именно к цифровой обработке сигналов и данных и решению задач математической физики, и может найти применение в конвейерных потоковых машинах и многопроцессорных вычислительных машинах