Устройство для деления двоичных чисел на три

 

Изобретение относится к вычислительной технике и может быть использовано в специализированных вычислительных устройствах. Целью изобретения является упрощение устройства. Устройство содержит 1 делимого, дешифратор 2, (N - 2) блоков 3 формирования разрядов частного, каждый из которых содержит элементы ИЛИ 4, 5, И 6, ИСКЛЮЧАЮЩЕЕ ИЛИ 7, 8, 9. 1 ил.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (19) 1111 (У1) G 06 F 7/52

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

hO ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

IlPH ГКНТ СССР

l

ОПИСАНИЕ ИЗОБРЕТЕНИЯ,. ::

H A8TOPCH0MY СВИДЕТЕЛЬСТВУ

10

1 . (21 ) 4475786/24-24

i (22) 18.08. 88 (46 ) 15. 06. 90. Бюл. 9 22 (75 ) В.П. Гурьба (53) 681.325,1 (088.8) (56) Авторское свидетельство СССР

У 1062690, кл, G 06 F 7/52, 1982.

Авторское свидетельство СССР . И 1 260947, кл. 0 06 F 7/52, 1985 °

2 (54) УСТРОЙСТВО ДЛЯ ДЕЛЕНИЯ ДВОИЧН11Х

ЧИСЕЛ НА тРИ (57) Изобретение относится к вычислительной технике и может быть использовано в специализированных вычислительных устройствах, Целью изобретения является упрощение устройства.

Устройство содержит регистр 1 делимого, дептифратор 2, (n-2) блоков 3 формирования разрядов частного, каждый из которых содержит элементы ИЛИ 4,5, И 6, ИСКЛ ОЧАИИЕЕ ИЛИ 7,8, 9. l ил.!

571579

Изобретение относится к вычислитег ьной технике и может быть использовано в специализированных вычислительных устройствах, 5

Целью изобретения является ynpompниЕ устройства.

На чертеже представлена схема устройства для деления двоичных чисел на три. 1Î

Устройство содержит регистр 1 дели ro, дешиАратор 2, (n-2) блоков 3 . фо мир ов ани я р аз рядов ча ст но r о, к аждь из которых содержит элементы

4 и 5, элемент И 6, элементы 15 ИС . ЧА1ОЩЕЕ ИЛИ 7 — 9. Выходами устро ства являются выходные шины 10 частного и шины 11 и 12 остатка.

Устройство работает следующим обр ом. 2О

Делимое записывается в регистр

Д а старших разряда регистра 1 ана-. лизируются дешифратором 2, на первом вь1ходе которого Аормируется единица прои наличии единицы на выходах обои старших разрядов регистра 1,. На втором выходе формируется единица п1 и наличии единицы только на выходе и-го разряда регистра 1. На третьем выходе формируется единица 30 пфи наличии единицы на выходе (6-1 )-го р азряда регистра. Первый в 1ход дешифратора 2 является (n-1)-м разрядом частного, второй и третий выходы дешифратора 2 являются выхоцамй, на которых формируются остатки

"«О" и "01", соответственно полученнЫе при делении информации, поступающей с выходов регистра 1, В блоке 3 формирования (и-2)-го щ разряда частного анализируется информация, поступающая с (n-2)-го pазряда регистра 1 и второго, третьего выходов дешифратора 2, На первом выходе этого блока формируется едини- д

1 а при наличии единицы на следующих

6го входах: на третьем и втором или иа первом и третьем, или только на первом, На втором выходе этого блока формируется единица при наличии единицы на следующих его входах: на перВом и третьем или только на втором, На третьем выходе этого блока АорМируется единица при наличии единицы на следующих его входах: только на первом или только на третьем, Первый выход этого блока является (n-2)-м разрядом частного, второй и третий выходы являются выходами остатков "10" и "01" соответственно, полученных при делении трехразрядного двоичного числа, поступающего на его входы.

В блоке 3 формирования (n-3)-го разряда частного анализируется информация, поступающая с (п-3) — го разряда регистра 1, и остатка от деления трех старших разрядов регистра 1, Работа этого блока формирования (n-3)-го разряда частного и всех последующих блоков Аормирования разрядов частного аналогична рассмотренному выше.

В таблице приведен пример деления числа 341 (в двоичной системе счисления 101010101) на число 3 (в двоичной системе счисления 11), Дпя деления чисел такой разрядности необходимо 7 блоков формирования разрядов частного, Частное от деления

341 на число 3 равно 113 2/3,Целая часть частного записана в первой строке таблицы, дробная часть — на втором и третьем выходе блока форми— рования разрядов частного.

Фор мул а изобретения устройство для деления двоичных чисел на три, содержащее регистр делимого.,денифр атор и (п-2) блоков Аормирования разрядов частного, каждый нз которых содержит два элемента И)И, элемент И, причем выходы и-го и (n-1) разрядов регистра делимого подключены соответственно к первому и второму входам дешиАратора, первый выход которого соединен с (n-1 )-й выходной ниной частного устройства, а второй и третий выходы подключены соответственно к первому и второму входам (п-2)-го блока формирования разрядов частного, первый выход каждого блока Аормирования разряцов частного подключен. к соответствующей выходной нине частного устройства, а второй и третий выходы

K--го блока формирования разрядов . частного (К = 2,... „n-2) подключены соответственно к первому и второму входам (К-1)-го блока формирования разрядов частного, второй и третий, выходы первого блока Аармирования разряцов частного соединены с выходными шинами остатка устройства, выI

Выходы блоков Номера блоков формирования разрядов частного

7 6 5 4 3 2 1

Первый выход 1 1 1 О О О 1

Второй выход 1 О 0 О О 1 1

Третий выход 0 1 О О 1 О 0

Составитель А. Клюев

Техред Л.Сердюкова

Корректор М. Самборская

Редактор Т.Лаз оренко

Заказ 1512 Тираж 562 Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-издательский комбинат "Патент". r.Óæãîðoä, ул. Гагарина,101

5 15 ход 1-го разряда регистра делимого (1 = 1,...,п-2) соединен с третьим входом 1-го блока формирования разря дов частного, причем первый вход в каждом блоке формирования разрядов частного соединен с первым входом первого элемента ИЛИ, выход которого подключен к первому входу элемента

И, о т л и ч а ю щ е е с я тем,что, с целью упрощения устройства, каждый блок формирования разрядов частного содержит три элемента ИСКЛЮЧАЮЩЕЕ

ИЛИ, причем второй вход блока формирования разрядов частного подключен к второму входу первого элемента HJEf к первым входам второго элемента HJH и первого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, первый и второй входы второго элемента ИСКЛЮЧАЮЩЕЕ ИЛИ соединены с выхо71579 6 дами первого и второго элемента ИЛИ соответственно, третий вход блока формирования разрядов частного соеди5 нен с вторыми входами второго элемента ИЛИ, первого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ и первым входом третьего элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, выход перво- . го элемента ИСКЛЮЧАЮЩЕЕ HJM подключен к второму входу элемента И, выход которого соединен с вторым выходом блока формирования разрядов частного, выход второго элемента ИСКЛЮЧАЮ"

ЩЕЕ ИЛИ подключен к третьему выходу

15 блока формирования Разрядов частного и второму входу третьего элемента

ИСКЛЮЧАЮЩЕЕ ИЛИ, выход которого соединен с первым выходом блока формирования разрядов частного,

Устройство для деления двоичных чисел на три Устройство для деления двоичных чисел на три Устройство для деления двоичных чисел на три 

 

Похожие патенты:

Изобретение относится к вычислительной технике и может быть использовано автономно или в составе вычислительной системы для увеличения производительности вычислений

Изобретение относится к вычислиел ой техник

Изобретение относится к вычислительной технике и может быть использовано при построении специализированных процессоров, в частности процессоров обработки сигналов

Изобретение относится к вычислительной технике и может быть использовано в быстродействующих устройствах

Изобретение относится к вычислительной технике, в частности к устройствам деления, и может быть использовано при реализации технических средств вычислительной техники и дискретной автоматики

Изобретение относится к вычислительной технике и может быть использовано при построении универсальных и специализированных цифровых вычислительных машин

Изобретение относится к области вычислительной техники и предназначено для применения в системах сбора и обработки акустических и речевых сигналов

Изобретение относится к вычислительной технике и может быть использовано в универсальных цифровых процессорах

Изобретение относится к вычислительной технике и может быть использовано в различных системах для вычисления элементарных функций

Изобретение относится к вычислительной технике и может быть использовано при построении вычислителей матричного типа для выполнения операции умножения и деления двоичных чисел

Изобретение относится к радиоэлектронике и может быть использовано в вычислительных устройствах для реализации перемножения страниц операндов с любым сочетанием знаков

Изобретение относится к автоматике и вычислительной технике и может быть использовано в вычислительных машинах и устройствах, функционирующих в системе остаточных классов

Изобретение относится к техническим средствам информатики и вычислительной техники и может быть использовано в высокоскоростных арифметико-логических устройствах, в том числе для вычисления быстрого преобразования Фурье и сверток по методу Винограда

Изобретение относится к цифровым умножителям и предназначено для умножения цифрового сигнала (ЦС) на сигнал в форме периодической волны, преимущественно синусоидальной

Изобретение относится к области вычислительной техники и может быть использовано для построения систем передачи и переработки дискретной информации

Изобретение относится к техническим средствам информатики и вычислительной техники и может быть использовано для синтеза арифметико-логических устройств, для создания быстродействующих и высокопроизводительных цифровых устройств умножения в прямых кодах

Изобретение относится к вычислительной технике и может быть использовано для синтеза арифметико-логических устройств, для создания быстродействующих и высокопроизводительных цифровых систем, выполняющих операцию деления чисел в прямых кодах

Изобретение относится к вычислительной технике и может быть использовано для построения вычислительных систем с повышенной достоверностью выдаваемых данных

Изобретение относится к области устройств обработки, соответствующего программного обеспечения и программных последовательностей, которые выполняют математические операции
Наверх