Преобразователь кодов

 

Изобретение относится к вычислительной технике и может быть использовано в автоматических и вычислительных устройствах для преобразования прямого кода в обратный или дополнительный с возможностью обратного преобразования, а также для выполнения операций прямого и обратного счета. Цель изобретения - повышение быстродействия и упрощение преобразователя кодов. Преобразователь кодов содержит разряды 1.1-1.N, каждый из которых включает в себя триггер 2, элемент И 3 и элемент ИЛИ 4. 1 ил.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИК (19) (11) 1 (51)5 Н 03 М 7/12

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТНРЫТИЯМ

ПРИ ГКНТ СССР

1 (21) 4612128/24-24 (22) 30.11.88 (46) 30;08.9О. Бюл. и 32 (72) А.В.Вражнов (53) 681.325(О88.8) (56) Заявка Р 4261764/24, кл. H 03 M 7/ 12, 1987. (54) ПРЕОБРАЗОВАТЕЛЬ КОДОВ . (57) Изобретение относится к вычиСлительной технике и может быть использовано в автоматических и вы2 числительных устройствах для преобразования прямого кода в обратный или дополнительный с возможностью обратного преобразования, а также для выполнения операций прямого и обратного счета. Цель изобретения — повышение быстродействия и упрощение преобразователя кодов. Преобразователь кодов содержит разряды 1.1-1.N каждый из которых включает в себя триггер 2, элемент И 3 и элемент ИЛИ 4 .

1589399

Изобретение относится к автоматике и вычислительной технике и может быть использовано в автоматических и вычислительных устройствах для преобра5 зования прямого кода в обратный или дополнительный с возможностью обратного преобразования, а также для выполнения операций прямого и обратного счета. 10

Цель изобретения — повышение быст,родействия и упрощение преобразователя кодов.

На чертеже представлена схема пре-! ,образователя кодов. 15

Преобразователь кодов содержит разряды 1.1 — 1.N, каждый из которых включает в себя триггеры 2, элементы И 3 и элементы ИЛИ 4, на чертеже. также показаны первый 5.1 и второй

5.2 управляющие входы.

Преобразователь работает следующим образом .

Преобразуемое число записывается в счетные триггеры 2 (установочные 25 входы триггеров на чертеже не показаны) и хранится этими триггерами как до преобразований, так и после них.

Для преобразования кода хранимого числа в обратный необходимо подать сигнал на управляющий вход 5.1.

Для преобразования кода хранимого числа в дополнительный необходимо подать сигнал на управляющий вход 5, ..

Преобразование кода хранимого чис35 ла. в обратный заключается в инвертировании всех разрядов числа. Сигнал преобразования с управляющего входа

5.1 преобразователя поступает на счетный вход триггера 2 первого разряда 1.1, инвертируя его, и далее через элементы 4 ИЛИ вЂ” на счетные входы триггеров 2 всех последующих разрядов, вызывая их инвертирование.

Преобразование кода хранимого чис- q5 ла в дополнительный заключается в инвертировании части кода, расположен— ной старше самой младшей единицы. Сигнал преобрàзoHàíèÿ поступает с управляющего входа 5.2 преобразователя на вторые входы элементов И 3 всех разрядов 1. В самом первом разряде после группы нулевых разрядов (если такие есть), хранящем единичное значение (пусть это будет i-й разряд), сигнал

55 с выхода элемента И 3 этого разряда поступает на соответствующие входы элементов ИЛИ 4 этого и всех последующих разрядов, а с их выходов — на счетные входы соответствующих триггеров 2. По окончании действия импульсного сигнала на входе 5.2 он исчезает одновременно с вторых входов элементов 3 и всех разрядов 1, после чего исчезает с входов и вьгходов элементов ИЛИ 4 всех разрядов, начиная с >-ro после чего исчезает со счетных входов триггеров 2(i+ 1)-ro, (i+2) -ro и всех паследующих разрядов, в результате чего они переключаются в противоположное состояние. Это приводит к инвертированию всей группы старших разрядов, следующих за самым младшим единичным разрядом.

Операция прямого счета осуществляется в два такта, а именно путем последовательного преобразования записанного числа сначала в обратный, а затем в дополнительный код .

Операция. обратного счета также осуществляется в два такта, в результате которых число, записанное в триггерах 2 разрядов, преобразуется сначала в дополнительный, а затем в обратный коды.

Формула изобретения

Преобразователь кодов, содержащий в каждом i-м (i=1, N) разряде триггер, прямой выход которого соединен с первым входом элемента И, выход которого соединен с первым входом элемента ИЛИ, вход триггера каждого разряда, кроме первого, соединен с выходом элемен— та ИЛИ предыдущего разряда, вход триггера первого разряда является первым входом преобразователя, о т л и ч а юшийся тем, что, с целью упрощения и повышения быстродействия преобразователя, в каждом i-м разряде второй вход элемента ИЛИ обьединен с входом триггера первого разряда, j é (j=3, i+1) вход элемента ИЛИ i-ro разряда, кроме первого, подключен к выходу элемента И (j-2)-го разряда преобразователя, вторые входы элементов И каждого разряда объединены и являются вторым входом преобразователя.