Оперативное запоминающее устройство с резервированием

 

Изобретение относится к вычислительной технике, а точнее к запоминающим устройствам с коррекцией информации, и может быть использовано в системах памяти повышенной надежности. Цель изобретения - повышение достоверности работы устройства. Поставленная цель достигается тем, что устройство содержит блок 5 сравнения и блок 6 кодирования. Блок 5 хранит адреса тех информационных слов, в которых имеется две ошибки, а блок 6 хранит коды замены неисправных разрядов, соответствующие каждому адресу блока 5. В случае выборки адреса, совпавшего с адресом в блоке 5, блок 6 осуществляет управление устройством так, чтобы информация, соответствующая неисправным разрядам, записывалась в свободные контрольные разряды блока 1 памяти. В результате устройство является работоспособным при наличии двух неисправностей в одном информационном слове. 5 ил.

союз советских

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (s1) G 11 С 29/00

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

Г10 ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (21) 4465805/24-24 (22) 25,07.88 (46) 30.09.90. Бюл. ¹ 36 (71) Московский инженерно-физический институт (72) А.С,Березин, С.А.Королев, В,В.Баранов и П.Б,Поплевин (53) 681.327(088,8) (56) Зарубежная электронная техника, 1985. № 10(293),с. 20, рис. 9, Конопелько В.К., Лосев В.В.Надежное хранение информации в полупроводниковых запоминающих устройствах. М.: Радио и связь, 1986, с. 101, рис. 3.30. (54) ОПЕРАТИВНОЕ ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО С РЕЗЕРВИРОВАНИЕМ (57) Изобретение относится к вычислительной технике, а точнее к запоминающим устройствам с коррекцией информации, и

Я2 1596397 А1 может быть использовано в системах памяти повышенной надежности. Цель изобретения — повышение достоверности работы устройства, Поставленная цель достигается тем, что устройство содержит блок 5 сравнения и блок 6 кодирования, Блок 5 хранит адрес тех информационных слов, в которых имеется две ошибки, а блок 6 хранит коды замены неисправных разрядов, соответствующие каждому адресу блока 5. В случае выборки адреса, совпадающего с адресом в блоке 5, блок 6 осуществляет управление устройством так, чтобы информация. соответствующая неисправным разрядам, записывалась в свободные контрольные разряды блока 1 памяти, В результате устройство является работоспособным при наличии двух неисправностей в одном информационном слове. 5 ил.

1596397

4 .

Изобретение относится к вычислительной технике, к запоминающим устройствам с коррекцией информации и може быть использовано в системах памяти с повышенной надежностью.

Цель изобретения — повышение достоверности работы устройства.

На фиг. 1 приведена схема оперативного запоминающего устройства (ОЗУ) с резервированием; на фиг. 2 — варианты замены неисправных разрядов на исправные; на фиг. 3 — схема блока кодирования, на фиг. 4- схема генератора кода Хэмминга; на фиг. 5 — схема блока декодирования.

ОЗУ содержит блок 1 памяти, генератор

2 кода Хзмминга, блок 3 коррекции, блок 4 декодирования, блок 5 сравнения, блок 6 кодирования; адресные входы 7, информационные входы 8, информационные выходы 9.

Блок 6 (фиг. 3) кодирования состоит из ячеек 10 постоянной памяти, элементов

ИЛИ 11 и узла 12 дешифрации, Генератор 2 кода Хэмминга (фиг. 4) с0стоит из трех групп сумматоров 13 — 15 по модулю два, элементов И 16.

Блок 4 декодирования (фиг. 5) состоит иэ сумматоров 17 по модулю два, элементов И 18, мультиплексоров 19.

Работу устройства рассмотрим на примере ОЗУ с коррекцией одной ошибки кодом Хэмминга в 8-разрядном слове. B таком случае блок 1 памяти имеет восемь входов и выходов первой группы (информационные разряды D) и четыре входа и выхода второй группы, Адреса ячеек памяти, в которых имеются двойные ошибки, записываются в блок 5 сравнения, реализованный на постоянных элементах памяти, а в ячейки 10 постоянной памяти блока 6 кодирования для каждого адреса в блоке 5 записываются переменные ао, а, b>, значения которых определяют вариант замены по данному адресу. Например, если в слове по данному адресу неисправны разряды 0, 0>, то в соответствии с фиг, 2 в соответствующую ячейку 10 блока 6 записывается код а = 1, а1= О, Ь - О, Если неисправны разряды Do-Оз или любые два из них, то во=1, а =1, Ь =О, и т.д. Если неисправными оказываются контрольные разряды К, то записывается код а - О, а =О, Ь - 1, по которому считанные информационные разряды передаются из блока 1 памяти на выходы 9 без изменения. Код во = а1 - Ь = О записывается в том случае, если слово имеет одну или не имеет неисправностей.

Устройство работает следующим образом, В режи е записи на адресные входы 7 поступает адрес выбираемого слова, а на

5 входы 8 подаются информационные разряды этого слова. Если по поступившему адресу не имеется двойной ошибки, что отражено в блоке 5 сравнения, то на входах всех ячеек 10 памяти блока 6 кодирования

10 остается уровень, запрещающий вйборку информации из них,На выходах всех ячеек

10 остается напряжение логического "О", поэтому и все выходы первой группы блока

6 остаются с уровнем логической "1", кото15 рая поступает на входы элементов И 16 генератора 2 и разрешает прохождение информации с входов 8 на входы сумматоров 13 и 14 по модулю два генератора 2 кода, Генератор 2 производит вычисление

20 контрольных разрядов для поступивших информационных разрядов, которые записы-. ваются в блок 1 памяти по соответствующим управляющим сигналам выборки кристалла и разрешения записи (на чертежах не по25 казаны) блока 1 памяти.

Если на входы 7 поступил адрес слова, в котором имеется две неисправности, блок

5 сравнения соответствует этому адресу.

Блок 6 выдает на входы управления ре30 жимом генератора 2 кода Хэмминга сигналы ао а,Ь ао а), Ь ао а .

Генератор 2 в качестве контрольных разрядов выдает значение разрядов Do - Оз, что и будет записано в блок 1 памяти. При

35 наличии двух ошибок в разрядах 04 - 0т устройство работает аналогично.

В режиме считывания блок 1 памяти выдает информацию, записанную в информационных и контрольных разрядах, кото40 рая поступает в блок 3 коррекции. Блок 3 формирует на выходах сигналы коррекции для каждого из восьми разрядов.

Если в считанном слове возможна коррекция по коду Хэмминга, то на выходах

45 элементов ИЛИ 11 блока 6 — все "О". В ре-: зультате блок 6 формирует на входы управления режимом блока декодирования 4 сигналы, по которым мультиплексоры 19 пропускают на входы сумматоров 17 эначе50 ния информационных разрядов D(ai Ь =

=а i Ь = О). считанных из блока 1, и разрешают проход через элементы И 18 сигналов коррекции $К(а а . b = 1) на другие входы сумматоров 17, Сумматоры 17 производят

55 коррекцию информации, считанной из блока 1, и выдают ее на выход, исправив в соответствии с кодом Хэмминга.

Если две неисправности имеют место в контрольных разрядах, то все мультиплек1596397

Фиг. 2 соры 19 по-прежнему пропускают на вход сумматоров 17 значения информационных разрядов 0(а Ь = ai Ь = О), элементы И 18 обнуляют другие входы сумматоров 17 (а,. а Ь =О). В результате на выходы устройства проходит без изменений информация, считанная из информационных разрядов блока 1 памяти.

Если в устройстве производились замены неисправных разрядов, то при считывании на управляющие входы мультиплексоров 19, соответствующих неисправным разрядам, с выходов второй группы блока 6 подается уровень логической "1".

Например, если неисправны разряды Dp, D1,тоap=1. Ь=Оиа Ь=1. Этидва мультиплексора 19 пропускают на входы сумматоров 17 значения контрольных разрядов К, К, считанных из блока 1 памяти, так как именно в этих разрядах хранится информация, которая должна была храниться в разрядах DpDi (фиг, 2). В блоке декодирования остальные мультиплексоры 19 пропускают на входы сумматоров 17 информационные разряды 02 07, так как э1 == О и а Ь = а Ь = а Ь = О. Элементы И 18 попрежнему обнуляют вторые входы сумматоров 17(apa)Ь = О). В результате Qp=Kp, Q1=K1, Q2=Dz,...,Qy=Dy, где Q — информация на выходах устройства.

Формула изобретения

Оперативное запоминающее устройство с резервированием, содержащее блок памяти, адресные входы которого являются адресными входами устройства, генератор кода, входы которого соединены с соответствующими информационными входами

5 первой группы блока памяти и являются информационными входами устройства, информационные входы второй группы блока памяти соединены с соответствующими выходами генератора кода, блок коррекции, 10 входы которого соединены с соответствующими выходами первой и второй групп блока памяти, блок декодирования, выходы которого являются информационными выходами устройства, информационные входы

15 первой группы блока декодирования соединеныы с соответствующими выходами первой группы блока памяти, корректирующие входы блока декодирования соединены с соответствующими выходами блока коррекции, 20 о т л и ч а ю щ е е с я тем, что, с целью повышения достоверности работы устройства, в него введены блок сравнения, входы которого соединены с соответствующими адресными входами блока памяти, блок ко25 дирования, входы которого соединены с соответСтвующими выходами блока сравнения, выходы первой группы блока кодирования соединены с соответствующими входами управления режимом генератора

30 кода, выходы второй группы блока кодирования соединены с входами управления режимом блока декодирования, информационные входы второй группы которого соединены с соответствующими выходами

35 второй группы блока памяти.

1596397

1596397 0%

5 2

Яг

+2 а,d

5К

Д й. 5

Редактор К.Крупкина

Заказ 2913 Тираж 487 Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям. при ГКНТ СССР

113035, Москва, Ж-35. Раушская наб., 4/5

Производственно-издательский комбинат "Патент", г. Ужгород, ул.Гагарина, 101

5К . Яф а,>

S/ ó

К

Shy

Э б 0

Sh.

З7

Ку

Составитель Ю.Сычев

Техред M.Ìoðãåíòàë Корректор М.Самборская