Устройство для контроля доменной памяти

 

Изобретение относится к вычислительной технике и может быть использовано для формирования кодовых последовательностей при контроле доменной памяти. Целью изобретения является расширение области применения устройства за счет увеличения набора формируемых кодовых последовательностей. Устройство для контроля доменной памяти содержит блок 1 управления, генератор 2 синхроимпульсов, группу формирователей 3 кодовых последовательностей и группу элементов ИЛИ 4. Наличие группы элементов ИЛИ 4 позволяет модифицировать набор формируемых кодовых последовательностей для контроля доменной памяти. 1 з.п. ф-лы, 2 ил.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (я)э G 11 С 29/00, 11/14

ГОСУДАРСТВЕННЫИ КОМИТЕТ

Il0 ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

1 (21) 4425713/24-24 (22) 07.04.88 (46) 23.08.90. Бюл. М 31 (72) И.В.Колчанов (53) 681.327.6(088.8) (56) Авторское свидетельство СССР

ЬЬ 1336103, кл. G 11 С 11/14, 1985.

Circuits t4anufacturlng, 1979, ч. 19, М 12, р. 16, fig. 2. (54) УСТРОЙСТВО ДЛЯ КОНТРОЛЯ ДОМЕННОЙ ПАМЯТИ (57) Изобретение относится к вычислительной технике и может быть использовано для

„„ЯЦ „„1587599 А1 формирования кодовых последовательностей при контроле доменной памяти. Целью. изобретения является расширение области применения устройства эа счет увеличения набора формируемых кодовых последовательностей. Устройство для контроля доменной памяти содержит блок 1 управления, генератор 2 синхроимпульсов, группу формирователей 3 кодовых последовательностей и группу элементов ИЛИ 4.

Наличие группы элементов ИЛИ 4 позволяет модифицировать набор формируемых кодовых последовательностей для контроля доменной памяти. 1 э.п. ф-лы, 2 ил.

1587599

Изобретение относится к вычислительной технике и может быть использовано для формирования кодовых последовательностей при контроле доменной памяти.

Цель изобретения — расширение области применения устройства за счет увеличения набора формируемых кодовых последовательностей.

На фиг. 1 представлена структурная схема устройства для контроля доменной памяти; на фиг. 2 — структурная схема формирователя кодовых последовательностей.

Устройство (фиг, 1) содержит блок 1 управления, генератор 2 синхроимплуьсов, группу формирователей 3 кодовых последовательностей, группу элементов ИЛИ 4, На фиг. 1 показаны также группа формирователей 5 записи, микросборка 6 доменной памяти, управляющий вход 7 устройства, группа выходов 8 блока ynpawe>-: синхронизирующий вход 9 группы формирователей кодовых последс:вательностей, группа кодовых выходов 10 группы формирователей кодовых последовательностей.

Формирователь кодовых последова тельностей (фиг. 2) содержит первый дешифратор 11, блок. 12 обработки, выполненный на микропроцессоре, регистр

13 сдвига, блок 14.памяти, первый и второй регистры 15 и 16 адреса. первый и второй блоки 17 и 18 сравнения, второй дешифратор 19; первый и второй регистры 20 и 21 управления, группу элементов И 22 и коммутатор 23.

Устройство работает следующим образом.

Поступающие на управляющий вход 7 устройства (фиг. 1) управляющие сигналы подаются на вход блока 1 управления, вырабатывающий адресную, управляющую и кодовую информацию, которая с группы выходов 8 блока 1 управления поступает на группу управляющих входов группы формирователей 3 кодовых последовательностей.

По синхроимпульсам, поступающим на синхронизирующий вход 9, группа формирователей 3 вырабатывает кодовые последовательности, которые с группы выходов

10 подаются на входы всех элементов ИЛИ

4 группы. Через группу формирователей 5 записи кодовые последовательности передаются на входы микросборки 6 доменной памяти, в которую заносится кодовый мас. сив, Адресация каждого из формирователей кодовых последовательностей группы 3 осуществляются на двух уровнях, Адреса первого уровня — постоянные, их дешифрацию осуществляет первый дешифратор 11 (фиг, 2), Постоянные адреса предназначены для

15

25 блок 18 сравнения вырабатывает сигнал, открывающий коммутатор 23,и подключает, 30

55 выборки первого и второго регистров 15 и

16 адреса, в которые заносятся адреса второго. уровня, являющегося переменными.

Первый регистр 15 адреса служит для хранения базового адреса регистров 20 и 21 управления. Этот адрес сравнивается на нервом блоке 17 сравнения с адресами, поступающими с группы выходов 8 блока 1 управления. При их совпадении с базовым адресом первый блок 17 сравнения формирует сигнал, стробирующий второй дешифратор 19, Второй дешифратор 19 дешифрирует младшие разряды адреса, поступающего с группы выходов 8 блока 1 управления и выбирает в соответствии с кими один из регистров 20 и 21 управления. Выбранный регистр становится доступным для записи и принимает управляющее слово с группы выходов 8 блока 1 управления, Второй регистр 16 адреса осуществляет хранение базового адреса блока 14 памяти.

При совпадении этого адреса с адресом, выдаваемым блоком 1 управления, второй тем самым, входы блока 14 памяти к группе выходов блока 1 управления, обеспечивая запись в блок 14 памяти исходной кодовой информации.

Первый регистр 20 управления служит для хранения управляющих слов, которые запускают и останавливают формирователь кодовых последовательностей и определяют вид преобразования исходной кодовой информации. Блок 12 обработки принимает управляющие слова из первого регистра 20 управления, преобразует кодовую информацию, считываемую из блока 14 памяти, и загружают ее в регистр 13 сдвига. Регистр

13 сдвига по синхросигналам от генератора

2 синхроимпульсов (фиг, 1) сдвигает слово принятой информации, преобразуя его в кодовую последовательность. Сформированная кодовая последовательность передается через элементы И группы 22 на те выходы формирователя кодовых последовательностей; которым соответствуют "единицы" в управляющем слове, находящемся во втором регистре 21 управления (фиг. 2).

Наличие второго регистра 16 адреса, второго блока 18 сравнения, коммутатора

23 и блока 14 памяти в составе формирователя кодовых последовательностей позволяет модиф:цировать кодовую информацию, поступающую из блока 1 управления.

Наличие первого регистра 15 адреса, первого блока 17 сравнения, второго дешифратора 19, регистров 20 и 21 управления, группы элементов И 22 в формирователе кодовых

1587599 последовательностей и группы элементов

ИЛИ 4 в составе устройства позволяет формировать выходные кодовые последовательности из последовательностей, формируемых отдельными формирователями 3 кодовых последовательностей группы.

При этом возможны режимы последовательного и параллельного запуска и останова формирователей кодовых последовательностей, реализуемых регистрами 20 и 21 управления.

Таким образом, в устройстве обеспечивается возможность увеличения набора кодовых последовательностей для контроля доменной памяти.

Формула изобретения

1. Устройство для контроля доменной памяти, содержащее блок управления, вход которого является управляющим входом ус.тройства, генератор синхроимпульсов и группу формирователей кодовых последовательностей, группа управляющих входов которой соединена с группой выходов блока управления, а синхронизирующий вход подключен к выходу генератора синхроимпульсов,отл и ча ю щеес я тем, что,c целью расширения области применения устройства за счет увеличения набора формируемых кодовых последовательностей, оно содержит группу элементов ИЛИ, входы которых соединены с группой кодовых выходов группы формирователей кодовых последовательностей, а выходы группы элементов

ИЛИ являются управляющими выходами устройства.

2. Устройство по п,1, отл и ча ю щеес я тем, что, с целью расширения области применения устройства за счет изменения вида кодовой последовательности, формирователь кодовых последовательностей содержит первый и второй дешифраторь;, регистр сдвига, блок памяти, группа выходов которого соединена с группой входов блока обработки, группа выходов которого подключена к разрядным входам регистра сдвига, вход управления сдвигом которого соединен с синхронизирующим входом формирователя кодовых последовательно25 входов первого блока сравнения, вторая

35

5

20 стей, первый и второй регистры адреса, первый и второй блоки сравнения, первый и второй регистры управления, группу элементов И и коммутатор, выходы которого подключены к входам блока памяти, группа информационных входов коммутатора соединена с группой управляющих входов формирователя кодовых последовательностей, а управляющий вход коммутатора подключен к выходу второго блока сравнения, первая группа входов которого соединена с группой управляющих входов формирователя кодовых последовательностей, а вторая группа входов — с выходами второго регистра адреса, управляющий вход которого подключен к первому выходу первого дешифратора, второй выход которого соединен с управляющим входом первого регистра адреса, входы первого дешифратора, информационные входы первого и второго регистров адреса соединены с группой управляющих входов формирователя кодовых последовательностей, выходы первого регистра адреса соединены с первой группой группа входов которого подключена к группе управляющих входов формирователя кодовых последовательностей, а выход соединен со стробирующим входом второго дешифратора, группа информационных входов которого подключена к группе управляющих входов формирователя кодовых последовательностей, первый и второй выходы второго дешифратора соединены с управляющими входами соответственно первого и второго регистров управления, информационные входы которых подключены к группе управляющих входов формирователя кодовых последовательностей, выходы первого регистра управления являются группой управляющих входов формирователя кодовых последовательностей,. выходы второго регистра управления подключены к первым входам группы элементов И, вторые входы которых соединены с выходом регистра сдвига, выходы группы элементов И являются группой кодовых выходов формирователя кодовых последовательностей.

1587599

Составитель В.Топорков

Техред M.Mîðãåíòàë Корректор Н. Король

Редактор Е.Папп

Производственно-издательский комбинат "Патент", г. Ужгород, ул.Гагарина, 101

Заказ 2425 Тираж 489 Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., 4/5