Устройство синхронизации псевдослучайных сигналов

 

Изобретение относится к электросвязи и может быть использовано в системах передачи информации, использующих псевдослучайные сигналы для быстрого вхождения в синхронизм. Целью изобретения является сокращение времени вхождения в синхронизм. Входной сигнал после дискретизатора 1 поступает на линию 11 задержки, на выходах которой появляются соответствующие сигналы. На выходе формирователя 7 опорного сигнала также появляется сигнал, величина и знак которого определяются входным сигналом. Возникновение ошибки во входном сигнале приводит к уменьшению уровня сигнала на выходе формирователя 7 опорного сигнала, однако по мере накопления влияние этих ошибок все меньше сказывается на знаке этого сигнала. 2 з.п. ф-лы, 5 ил.

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИН

46 А1 (19) (11) (51)5 Н 04 L 7/08

i 1 (ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К А ВТОРСКОМ,Ф СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ НОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТНРЫТИЯМ

ПРИ ГКНТ СССР

1 (21) 4428562/24-09 (22) 23.05.88 (46) 30.09.90. Бюл. В 36 (71) Московский электротехнический институт связи (72) М.Г.Бакулин, В.И.Журавлев, Д.А.Мазаев, A.Ë.Òåðåõîâ и А.М.Шлома (53) 621.394.662(088.8) (56) Авторское свидетельство СССР

Р 915242, кл. H 04 В 1/10, 1980.

Тепляков И.М., Калашников И.Д., Рощин Б.В. Радиолинии космических систем передачи информации. М.: Советское радио, 1975, с. 172, рис.96. (54) УСТРОЙСТВО СИНХРОНИЗАЦИИ ПСЕВn0CJIyqAAHbZ СИГНАЛОВ (57) Изобретение относится к электросвязи и может быть использовано в

2 системах передачи информации, использующих псевдослучайные сигналы для быстрого вхождения в синхрониэм. Целью изобретения является сокращение времени вхождения в синхронизм. Входной сигнал после дискретизатора 1 поступает на линию 11 задержки, на выходах которой появляются соответствующие сигналы. На выходе формирователя 7 опорного сигнала также появляется сигнал, величина и знак Которого определяются входным сигналом. Возникновение ошибки во входном сигнале приводит к уменьшению уровня сигнала на выходе формирователя 7 опорного сигнала, однако по мерЕ накопления влияние этих ошибок все меньше сказывается на знаке этого сигнала. 2 э.п. ф-лы, 5 ил.

1596476

Изобретение относится к электросвязи и может быть использовано в системах передачи информации, использующих псевдослучайные сигналы, для быстрого вхождения в синхронизи, 5

Целью изобретения является сокращение времени вхождения в еинхронизм.

На фиг.1 представлена структурная

> электрическая схема устройства синхро 10 низации псевдослучайных сигналов; на фиг.2 и 3 — структурные электрические схемы формирователя опорного сигнала; на фиг.4 и 5 — временные диаграммы сигналов, поясняющие работу устройства синхронизации псевдослучайных сигналов.

Устройство синхронизации псевдо-! случайных сигналов с держит дискретиэатор 1, вычитающий блок 2, аттенюа- 20 тор 3, ключ 4, сумматор 5, линию 6 задержки, формирователь 7 опорного сигнала, перемножитель 8, накопитель

9, пороговый блок 10, дополнительную линию 11 задержки, первый дополнитель-25 ный перемножитель 12, фильтр 13 нижних частот, тактовый генератор 14, второй дополнительный перемножитель

15, блок 16 компараторов, дешифратор 17.

Формирователь 7 опорного сигнала (первый вариант) содержит перемножитель 18, управляемый делитель 19. напряжения, блок 20 квадраторов, весовой сумматор 21, формирователь 22 уп равляющего сигнала (фиг.2).

Формирователь 7 опорного сигнала ,(второй вариант) содержит блок 23 формирователей модуля .сигнала, блок

2ч выбора минимального сигнала, пер- 0

1 вый перемножитель 25, блок формирователей 26 двухуровневого сигнала, второй перемножитель 2/ (фиг.3).

Устройство синхронизации псевдослучайных сигналов работает следующим 45 образом.

На вход устройства синхронизации псевдослучайных сигналов поступает псевдослучайная последовательность (ПСП), символы которои могут быть искажены шумом (фиг.4а, искаженные символы показаны пунктиром). В начальный момент времени на выходах линии

6 задержки (фиг.1, фиг,4г, фиг.5r, первый выход линии задержки 5, фиг.4 д, 5 четвертый выход линии 6 задержки), на выходе формирователя 7 (фиг.4е), на выходе накопителя 9 (фиг.56, где

П„ — уровень порога), на выходе первого перемножителя 8 (фиг,5а) и на выходе порогового блока 10 равны нулю.

В такой ситуации ключ 4 замкнут и входной сигнал после дискретизации в дискретизаторе 1 проходит на информационный вход линии 6 задержки.

Дискретизация входного сигнала осуществляется по переднему фронту сигнала, вырабатываемого управляемым тактовым генератором 14 (фиг.46). После четырех тактов на всех выходах линии

6 задержки появляются сигналы (в данном случае линия 6 задержки имеет четыре отвода, из которых используются первый и четвертый отводы). На выходе формирователя 7 также появляется сигнал, причем его величина и знак определяются входными сигналами. Если на входы формирователя 7 поступают неискаженные символы последовательности, то на его выходе знак сигнала совпадает со знаком следую-щего принимаемого символа, это приводит к уменьшению сигнала на выхо1 де вычитающего блока 2 (фиг.4в) и увеличению сигнала на входе, а сле,довательно, и на выходах линии 6 задержки. Это увеличение приводит соот ветственно к увеличению сигнала на выходе формирователя 7 и происходит до тех пор, пока сигнал на выходе формирователя 7 не будет полностью совпадать с сигналом на выходе дискретизатора 1.

По мере увеличения сигнала на выходе формирователя 7 увеличивается сигнал на выходе переножителя 8 и накоп,еля 9, что приводит к превышению порога в пороговом блоке 10 и ключ 4 размыкается. В этом случае сигнал с выхода формирователя 7 поступает непосредственно на информационный вход линии 6 задержки и совокупность этих блоков образует генератор псевдослучайной последовательности, причем задержка формируемой ПСП совпадает с задержкой принимаемого

ПСС.

Возникновение ошибки в принимаемом сигнале (при замкнутом ключе 4) приводит к уменьшению уровня сигнала на выходе формирователя 7, однако по мере накопления влияние этих ошибок все меньше сказывается на знаке этого сигнала.

Совокупность второго дополнительного перемножителя 15 и первого дополФормула изобретения

1. Устройство синхронизации псевдослучайных сигналов, содержащее последовательно соединенные дискретизатор, перемножйтель, накопитель, пороговый блок и ключ, последовательно соединенные тактовый генератор и линия задержки, а также сумматор и дешифратор, выход тактового генератора подсоединен к управляющему входу дискретизатора, причем информационный вход дискретизатора и выход дешифратора являются соответственно входом и выходом устройства, о т ;.. л. и ч а ю щ е е с .я тем, что, с целью сокращения времени вхождения в синхронизм, введены последовательно соединенные дополнительная линия задержки, первый дополнительный перемножитель, фильтр нижних частот, выход которого подсоединен к управляющему входу тактового генератора, последовательно соединенные вычитающий блок и аттенюатор, выход которого подсоединен к информационному входу ключа, последовательно соединенные формирователь опорного сигнала и второй дополнительный перемножитель, выход которого подсоединен к второму входу первого дополнительного перьмножителя, а также блок компараторов, при этом первыЪ вход и выход суммато-. ра подключены соответственно к выхо30

40

55

5 t59647 нительного перемножителя 12 образуют временной дискриминатор, на выходе которого (фиг.5д) сигнал содержит постоянную составляющую, пропорциональную рассогласованию по задержке между сигналом, формируемым формирователем 7 и сигналом на выходе JTo полнительной линии 11 задержки (фиг.5в). Эта постоянная составляющая фильтруется фильтром 13 нижних частот и воздействует на частоту сигнала, вырабатываемого тактовым генератором .4. В результате этого задержка сигнала на выходе формирователя 7 и задержка сигнала цискретизации (фиг.4б) изменяются таким образом, чтобы момент дискретизации совпадал с серединой принимаемого символа.

При этом исключаются ошибки, вызван- 20 ные дрожанием фронтов принимаемых символов.

6 6 ду ключа и информационному входу линии задержки, выход дискретизатора попсоединен к первому входу вычитающе-, го блока, второй вход которого объединен с вторыми входами первого леЪремножителя и сумматора и йодключен к выходу формирователя опорного сигнала, выходы линии задержки через бло;; компараторов подсоединены к соответствующим входам дешифратора, дополнительные выходы линии задержки подсоединены к соответствующим входам формирователя опорного сигнала, а второй вход второго дополнительного перемножителя и вход дополнительной линии задержки подключены соответственно к выходу тактового генератора и информационному входу дискретизатора.

2. Устройство по п.1, о т л и— ч а ю щ е е с я тем, что формирователь опорного сигнала содержит последовательно соединенные блок квадратов, весовой сумматор, формирователь управляющего сигнала и управляемый делитель напряжения, а также перемножитель, входы которого объединены с соответствующими входами блока квадраторов, а выход перемножителя подсоединен к информационному входу управляемого делителя напряжения, причем входы перемножителя и выход управляемого делителя напряжения являются соответственно входами и выходом формирователя опорного сигнала, а формирователь управляющего сигнала выполнен в виде преобразователя сигнала по функции "квадратный корень"

3. Устройство по п.1, о т л ич а ю щ е е с я тем, что формирователь опорного сигнала содержит последовательно соединенные блок формирователей модуля сигнала, блок выбора минимального сигнала и первый леремножитель, последовательно соединеннь блок формирователей двухуровневого сигнала и второй перемножитель, выход которого подсоединен к второму выходу первого перемножителя, входы блока формирователей двухуровневого сигнала объединены с соответствующими входами блока формирователей модуля сигнала., причем входы блока формирователей модуля сигнала и выход первого перемножителя являются соответственно входами и выходом -формирователя второго сигнала.

1596476

Фиг.2

1596476

1596476

Фиг. Г

Составитель В.Орлов

ТехРед М.Ходанич Корректор Н.Ревская

Редактор Т.Лазоренко

Заказ 2917 Тираж 529 Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-издательский комбинат "Патент", r. Ужгород, ул, Гагарина, 101