Патент ссср 163813

 

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ, К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

l638I3

Союз Советских

Социалистических

Республик

Зависимое от авт. свидетельства №

Заявлено 15.1V.1963 (№ 830850/26-24) Кл. 42m, 14юз с присоединением заявки №

Приоритет

Государственный комитет по делам изобретений и открытий СССР (ЧПК С OGf

Опубликовано 22,Ч!!.1964. Бюллетень № 13 УДК

Дата опубликования описания 27.!!.1965

УСТРОЙСТВО ДЛЯ ПОСЛЕДОВАТЕЛЬНОГО СУММИРОВАНИЯ а,= g+2

Подписная группа № 145

Известны устройства для последовательного суммирования, содержащие комбинационные схемы, построенные на полусумматорах, определяющие четность числа единиц на входе и код переноса в виде набора единиц, равного округленной до меньшего целого половине числа единиц на входе, и линии задержки.

Предложенное устройство отличается от известных тем, что в нем входы каждой комбинационной схемы подключены к выходам переноса предыдущей схемы и через линию задержки к выходу четности последующей схемы, Такое выполнение устройства обеспечивает упрощение его схемы и повышение быстродействия.

На чертеже изображена блок-схема предложенного устройства.

Устройство состоит из комбинационных схем S, ll>, ... П„и схем задержки ЛЗ.

Суммируемые числа подаются на устройство младшими разрядами вперед. Схема S на входе имеет и цифр суммируемых чисел и цифру Сь характеризующую процесс суммирования предшествующих младших разрядов, которая поступает из схемы П,. По этим входным данным. схема $ вырабатывает в каждом такте сигнал суммы данного разряда S и какое-то количество цифр переносов

Р1 в виде единиц следующего (старшего) разряда. На входы схемы П, поступают Р1 цифр переноса из схемы S и цифра Сх с выхода схемы П». Вырабатывает схема соответ5 ствующее количество цифр переноса Р2 в схему iT> и цифру для схемы S (сигнал, опреде-. ляющий ее, поступает на схему задержки и через нее на вход схемы). Аналогичным образом перерабатывает информацию и любая

10 из схем П,; на ее входы поступают Р, цифр переносов из схемы П 1 и цифра С +1 с выхода схемы П +ь, а выдает îíà Р< 1 цифр переносов в виде единиц следующего (старшего) разряда и цифру С, для схемы

15 ITi i. Эта цифра — результат анализа информации входов схемы на нечетность: если количество единиц на входе нечетно, то значение цифры — единица. Все схемы S, Пь ... П, построены по одному принципу.

20 Количество входов в любую схему П зависит от и и может быть вычислено по формуле

2S где i=1,2... К

u — знак округления выражения в скобках до целого.

Цифру соответствующего разряда суммы S вырабатывает схема S по своим входным

30 данным. Задача остальной части схемы сумf638)3 матора состоит в том, чтобы характеризовать процесс, предшествующий суммированию. Состояние этой части схемы в любой момент времени характеризует процесс суммирования младших разрядов, предшествующих данному разряду. Указанное состояние схемы описывается двоичным кодом C,C2C ... С,+> и посредством цифры С1 влияет на значение соответствующего разряда суммы. Разрядность кода, характеризующего состояние, или что то же самое — количество схем задержек, определяется формулой

Г . = (!оя2и) ) ц где ц — знак округления значения выражения в скобках до целого в большую сторону.

Схемы S, П, ... П„строятся из логических схем полусумматоров, Построение удобно рассматривать по временным поясам. Один временной пояс соответствует задержке сигнала при последовательном прохождении им двух схем полусумматоров (или одного сумматора).

При построении схемы 6 все входы ее разбиваются на группы по три входа и на первом временном поясе ведется погрулповой анализ всех входов с помощью схем полусумматоров для выявления переноса и суммы в группе. Каждая группа имеет один выход (частная сумма) и один перенос (два соседних переноса объединены в один, что допустимо, так как они не могут существовать одновременно). Выходы групп первого временного пояса являются. собственными входами второго временного пояса, которые также разбиты на группы и также анализируются, как и входы первого пояса, и т. д.

При разбиении входов пояса на группы может получиться неполная группа, состоящая из одного входа или двух входов. В случае одного входа он просто переносится как один из входов следующего временного пояса, а в данном поясе не анализируется. В случае двух входов ведется их анализ на одном полусумматоре, выход этой группы анализируется в следующем поясе с одним из входов его тоже на одном полусумматоре. Переносы этих двух полусумматоров объединяются в один, л он считается лерсшгсом лз временного пояса с неполной группой.

Если неполная группа из двух входов является единственной группой пояса, то ее пе5 ренос следует считать переносом из предыдущего пояса, нО следует иметь в виду, что он может быть проанализирован лишь на последнем (втором) этапе временного пояса, для которого этот перенос является входом.

10 Входами схемы П, являются переносы из схемы S и сигнал С2. Причем переносы из ко пояса схемы S поступают в качестве входов i+ 1-го временного пояса схемы П, Аналогично распределены переносы из схемы П, 15 по временным поясам схемы П +1, В этом распределении и состоит единственная особенность построения схем П, и отличие от схемы S.

Описанный метод построения схем S, П, 20 П„позволяет максимально повысить их быстродействие, которое зависит от количества временных поясов в схеме. Цифру С, можно подавать на вход любого временного пояса, но для получения минимального количества

25 поясов в схеме ее следует считать всегда входом первого временного пояса, если это не приводит к усложнению схемы задержки.

В противном случае необходимо оптимально решить этот вопрос для каждого конкретного

30 случая. Схема задержки должна обеспечить поступление сигнала С, в необходимый момент времени. В большинстве случаев удобно в виде схем задержек использовать триггерные схемы (элементы памяти).

Предмет изобретения

Устройство для последовательного суммирования, содержащее комбинационные схе-. мы, построенные на полусумматорах и опре40 деляющие четность числа единиц на входе и код переноса в виде набора единиц, равного округленной до меньшего целого половине числа единиц на входе и линии задержки, отличающееся тем, что, с целью повышения бы45 стродействия и упрощения устройства, входы каждой комбинационной схемы подключены к выходам переноса предыдущей и через линию задержки к выходу четности последующей схемы.

IG3813

) „.п

Составитель Н. Дубинский

Редактор П. Шлаин Техред А. А. Кудрявицкая Корректор О. Б. Тюрина

Зауаэ 85/1 Тираж 825 Формат бум. 60X90 /e Объем 0,24 нзд. л. Цена 5 коп.

ЦЙИИПИ Государственного комитета по делам изобретений и открытий СССР

Москва, Центр, пр. Серова, д. 4

Типография, пр. Сапунова, 2.

Патент ссср 163813 Патент ссср 163813 Патент ссср 163813 

 

Похожие патенты:

Изобретение относится к автоматике и вычислительной технике и может быть использовано в дискретных автоматах для сложения - вычитания чисел, кодируемых трехуровневыми сигналами по ортогональным составляющим функций Попова

Изобретение относится к цифровой связи, автоматике и вычислительной технике и может быть использовано при реализации параллельных выделителей канальных цифровых сигналов, устройств сигнализации и устройств для подсчета количества единиц в двоичной комбинации

Изобретение относится к автоматике и вычислительной технике и может быть использовано при построении универсальных и специализированных управляющих устройств, а также вычислительных устройств

Изобретение относится к области автоматики и вычислительной техники и может быть использовано в дискретных автоматах для сложения-вычитания чисел, кодируемых трехуровневыми сигналами по ортогональным составляющим функций Попова

Изобретение относится к вычислительной технике, в частности к способам суммирования чисел, и может быть использовано при построении арифметических устройств ЭВМ для повышения их быстродействия

Изобретение относится к электронике и предназначено для использования в сумматорах чисел в двоичном представлении

Изобретение относится к вычислительной технике и может быть использовано при проектировании вычислительных узлов в составе специализированных БИС на основе МОП транзисторов

Изобретение относится к электронике и предназначено для использования в сумматорах чисел в двоичном представлении

Изобретение относится к техническим средствам информатики и вычислительной техники и может быть использовано в высокоскоростных арифметико-логических устройствах, в том числе для вычисления быстрого преобразования Фурье и сверток по методу Винограда
Наверх