Устройство для формирования контрольных тестов

 

Изобретение относится к области автоматики и вычислительной технике, в частности к устройствам формирования тестов, и может быть использовано для контроля функционирования средств вычислительной техники. Цель изобретения - повышение функциональной надежности устройства за счет снижения вероятности ложной выдачи сообщения на объект. Устройство содержит две группы формирователей импульсов, формирователь импульсов, три группы триггеров, два триггера, четыре группы элементов И, три элемента И, пять элементов ИЛИ, блок памяти, три регистра, элемент задержки, генератор импульсов, группуу счетчиков, группу инверторов, инвертор, два шифратора и группу элементов ИЛИ. В устройстве повышена стабильность длительности импульсов, формирующих адрес кода теста, хранящегося в блоке памяти, и как следствие, снижена вероятность ложной выдачи сообщения на объект за счет обеспечения синхронизации управляющих импульсов, поступающих с формирователей на элементы и блоки устройства. 2 ил.

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИН

А1 (19) (11) ВНЕСУ

AATEHTH. 1

Ь l&J . I

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Н А BTOPCHOMY СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТНРЫТИЯМ

ПРИ ГКНТ СССР

1 (21) 4456332/24-24 (22) 19.07.88 (46) 07.11.90. Бюл. №- 41 (72) О.К. Фомичев, О.Б. Грабовский, M.Â. Михайлович, А.Н. Романов и Ю.Ю. Бельских (53) 681.325(088.8) (56) Авторское свидетельство СССР № 1336013, кл. G 06 F 11/26, 1986.

Авторское свидетельство СССР

¹ 1300540, кл. G 09 G 1/00, 1986. (54) УСТРОЙСТВО ДЛЯ ФОРМИРОВАНИЯ

КОНТРОЛЪНЫХ ТЕСТОВ (57) Изобретение относится к автоматике и вычислительной технике, в частности к устройствам формирования тестов, и может быть использовано для контроля функционирования средств вычислительной техники. Цель изобретения — повышение функциональной надеж4

Изобретение относится к автоматике и вычислительной технике, в частности к устройствам формирования тестов, и может быть использовано для контроля функционирования средств вычислительной техники.

Цель изобретения — повьппение функциональной надежности устройства за . счет снижения вероятности ложной выдачи сообщения на объект.

На фиг. 1 и 2 представлена функциональная схема устройства. .Устройство сбдержит группу формирователей 1 импульсов, формирователь 2 импульса, группу формирователей 3, Р1) G 09 С i/00, G 06 Р 11/26

2 ности устройства за счет снижения вероятности ложной выдачи сообщения на объект. Устройство содержит две группы формирователей импульсов, формирователь импульсов, три группы триггеров, два триггера, четыре группы элементов И, три элемента И, пять элементов ИЛИ, блок памяти, три регистра, элемент задержки, генератор импульсов, группу счетчиков, группу инверторов, инвертор, два шифратора и группу элементов ИЛИ. В устройстве повышена стабильность длительности им,пульсов, формируемых адрес кода теста, хранящегося в блоке памяти, и, »сак следствие, снижена вероятность ложной выдачи сообщения на объект за счет обеспечения синхронизац»»и управляющих импульсов, поступающих с формирователей на элементы и блоки устройства.

2 ил.

I. первую 4, вторую 5 и третью 6 группы . триггеров, первый 7 и второй 8 триггуры, группу 9 счетчиков, первую 10, вторую 11, третью 12 и четвертую 13 группы элементов И, первый 14, второй

15 и третий 16 элементы И, первьп» 17, второй 18, третий 19, четвертьп» 20 и пятьп» 21 элементы ИЛИ, группу 22 инверторов, инвертор 23, первый 24 и второй 25 шифраторы, регистры 26, 27, блок 78 памяти, регистр 29, элемент 30 задержки, генератор 31 импульсов, группу элементов ИЛИ 32, вы-. ходы 33, 34 устройства.

Устройство работает следующим образом.

1605208

После включения устройства оно ус" танавливается в исходное состояние формирователем 2, который устанавливает в нулевое состояние триггеры 6, обнуляет регистр 27, через элемент

ИЛИ 21 обнуляет регистры 26 и 29, триггеры 5, счетчики 9 группы и через элементы ИЛИ 32 — триггеры 4.

В исходном состоянии на прямом вы- 10 ходе триггера 7 устанавливается низ.кий потенциал (логический "0").Если по каким-либо причинам после включения устройства на вьгходе триггера 7 будет высокий потенциал (логическая

"1"), то импульс "Сброс", пройдя через открытьп» элемент И 15 и элемент

ИЛИ 17, поступит на счетный вход триггера 7 и установит его в исходное состояние. 20

Весь цикл формирования устройством тестового сообщения можно условно разделить на два этапа: первый — форми рование кода адреса теста, записанно:го в блоке 28 памяти, и кода адреса контролируемого объекта; второй— выборка из блока 28 памяти кода теста, запись в регистр 29 кода теста и кода адреса объекта, выдача тесто,вого.сообщения.

Устройство может работать в двух режимах. первый — тестирование одного объекта; второй — тестирование объектов в любой последовательности.

В пеРвом Режиме оператор нажимает клавишу соответствующего формирователя

3, а затем в необходимой последовательности клавиши формирователей 1.

Второй режим аналогичен первому, только при переходе к работе с новым объ- 40 ектом необходимо осуществлять сброс триггеров 6 группы нажатием клавиши формирователя 2.

В процессе работы, при необходимости выдачи на объект тестового со- 45 общения, оператор нажимает клавишу соответствующего формирователя 3 и клавишу соответствующего формирователя 1.Импульс с выхода соответствующего формирователя 3 поступает на устано50 вочньп» -вход соответствующего триггера 6, устанавливая его в состояние, при котором на его прямом выходе появится высокий потенциал. Шифратор преобразует код, поступающий на его

55 входы с выходов триггеров 6, в код адреса контролируемого объекта, который поступает на информационные входы регистра 27. Импульс с выхода соответствующего формирователя 1 поступает на устано вочньп» вход триггера 5, устанавливая его в состояние, при котором на его прямом выходе появится высокий потенциал, которым открывается соответствующий элемент И 10.

Тактовые импульсы с вьгхода генератора 31 импульсов поступают через соответствующий элемент И 10 на счетный вход соответствующего счетчика 9. В момент поступления второго тактового импульса на счетный вход счетчика 9 на его выходе "2" появится импульс, который через элемент И 11.1 поступает на установочньп» вход триггера 4.1, устанавливая его в единичное состояние.

Элемент И 11.1 открыт высоким потенциалом, поступающим на него с выхода инвертора 22.1, на вход которого подается низкий потенциал с выхода "4" счетчика 9.1.

Импульс с выхода триггера 4.1 через элемент ИЛИ 20 устанавливает в единичное состояние триггер 8, который открывает по одному входу элемент

И 16, на другой вход которого поступают импульсы с выхода триггера 7.

Первый импульс с выхода триггера 7, пройдя элемент И 16, поступает на входы элементов И 12, но проходит только через открытый элемент И 12.1 и поступает на первый вход шифратора 25, на остальных входах шифратора 25 логические "0". На выходах шифратора 25 формируется код адреса теста, записанного в блоке 28 памяти. Кроме того, по импульсу с выхода элемента И 16 осуществляется запись кода адреса теста и кода адреса контролируемого объекта с выходашифраторов 25 и 24 в соответствующие регистры 26 и 27 °

При поступлении четвертого тактового импульса на счетный вход счетчика

9.1 с генератора 31 на выходе "4" счетчика 9.1 формируется импульс, по которому закрывается элемент И 11.1 и открывается по одному входу элемент

И 13.1.

С поступлением шестого тактового импульса на счетный вход счетчика 9.1 на его выходе "2" появляется второй импульс, которым сбрасывается через элемент И 13.1 и элемент ИЛИ 32.1 триггер 4.1 и триггер 8, запускается через элемент ИЛИ 19 элемент 30 задержки, осуществляется считывание из блока 28 памяти кода теста по соот1605208 ветствующему адресу и запись в регистр

29 кода теста и кода адреса контролируемого объекта.

Код тестового сообщения с информа5 ционных выходов выкодного регистра

29 по информационной шине поступает на выход 34 устройства. С выхода 34 тестовое сообщение поступает в каналообразующее устройство, прием сообщения синхронизируется импульсом, поступающим с выхода 33 устройства.

Следует отметить, что информационные выходы регистра 29 не блокируются при записи в него информации, а следовательно, уже при записи сообщения в регистр 29 на его выходах будет присутствовать информация.

После окончания процесса перезаписи кодов в регистр 29 и выдачи со- 20 общения импульс с выхода элемента 30 задержки проходит через элемент ИЛИ

21 и устанавливает соответствующие элементы устройства в исходное состояние. Устройство готово к выдаче но- 25 вого тестового сообщения, но по адресу объекта, который был набран.

Формула изобретения

Устройство для формирования конт-. рольных тестов, содержащее первую и вторую группы Формирователей импульсов, формирователь импульсов, первую группу триггеров, два триггера, три группы элементов И, первый элемент И, пять элементов ИЛИ, блок памяти, первый регистр, элемент задержки и генератор импульсов, выход которого соединен с первым входом первого элемен- 40 та И, выход первого элемента ИЛИ соединен со счетным входом первого триггера, выходы элементов И первой группы соединены с единичными входами триггеров первой группы, прямые выхо- 45 ды которых соединены с первыми входами элементов И второй группы, выход второго элемента ИЛИ соединен с единичным входом второго триггера, выход третьего элемента ИЛИ соединен с входом элемента задержки, выход которого соединен с первым входом четвертого элемента ИЛИ,,информационные выходы блока памяти соединены с первой группой информационных входов первого регистра, информационные вьгходы которого являются информационными выходами устройства, о т л и ч а ю щ е е с я тем, что, с целью повышения функциональной надежности устройства за счет снижения вероятности ложной выдачи сообщения на объект, в него введены вторая и третья группы триггеров, группа счетчиков, четвертая группа элементов И, второй и третий элементы И, группа инверторов, инвертор, первый и второй шифраторы, второй и третий регистры и группа элементов

ИЛИ, выходы которых соединены соответственно с входами сброса триггеров первой группы, прямые выходы которых соединены с входами второго элемента

ИЛИ, выход которого через инвертор соединен с входом сброса второго триггера, прямой выход которого соединен с первым входом второго элемента И, выход которого соединен с управляющими

1входами записи второго и третьего ре гистров и с вторыми входами элементов

И второй группы, выходы которых соединены с входами первого шифратора, выходы которого соединены с информационными входами второго регистра, информационные выходы которого соединены с адресными входами блока памяти, выходы формирователей импульсов первой и второй групп соединены соответственно с единичными входами триггеров второй и третьей групп, прямые выходы триггеров третьей группы соединены с входами второго шифратора, выходы которого соединены с информационными входами третьего регистра, выходы которого соединены с первой группой информационных входов первого регистра, прямые выходы триггеров второй группы соединены с первыми входами элементов

И третьей группы, выходы которых соединены со счетными входами соответствующих счетчиков, группы, первые информационные выходы которых соединены с первыми входами элементов И первой и четвертой групп и с входами пятого элемента ИЛИ, выход которого соединен с вторым входом первого элемента И, выход которого соединен с первым входом первого элемента ИЛИ, второй вхбд которого соединен с выходом третьего элемента И, первый вход которого соединен с выходом первого триггера и с вторым входом второго элемента И, выход генератора импульсов соединен с вторыми входами элементов И третьей группы, вторые информационные выходы счетчиков группы соединены с вторыми входами соответствующих элементов И четвертой группы и с входами инверто1605208 ра группы, выходы которых соединены с вторыми входами элементов И первой группы, выходы элементов И четвертой группы соединены с первыми входами соответСтвующих элементов ИЛИ группы и с входами третьего элемента ИЛИ,выход которого соединен с управляющими .входами считывания блока памяти, второго и третьего регистров, с управляющим входом записи первого регистра и является сигнальным выходом устройства, выход формирователя импульса соединен с входами сброса триггеров третьей группы и третьего регистра и с вторым входом четвертого элемента ИЛИ, выход которого соединен с входами сброса первого и второго регистров, триггеров второй группы и счетчиков группы, с вторым .входом третьего элемента И и с вторыми входами элементов ИЛИ группы, 1605208 е

Составитель M.. Кудряшов

Техред Л.Олийнык Корректор Л, Пилипенко

Редактор В. Данко

Заказ 3452 Тираж.395 Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-издательский комбинат "Патент", r. Ужгород, ул. Гагарина, 101