Умножитель частоты

 

Изобретение относится к радиотехнике и связи. Цель изобретения - повышение точности умножения при функциональной зависимости коэффициента умножения от частоты входного сигнала. Умножитель частоты содержит формирователь 1 импульсов, управляемый делитель 2 частоты, преобразователь 3 временной интервал - код, преобразователь 4 код - временной интервал, генератор 5 опорной частоты, генератор 6 сетки частот, частотный дискриминатор 7, дешифратор 8, коммутатор 9 и счетчик 10. Генератор 6 сетки частот содержит первый и второй делители 11, 12 частоты и первый и второй счетчики 13 и 14. Частотный дискриминатор 7 содержит делитель 15 частоты, первый, второй,..., N-й цифровые частотные детекторы 16<SB POS="POST">1</SB>, 16<SB POS="POST">2</SB>,..., 16<SB POS="POST">N</SB> и первый, второй,..., N-й RS-триггеры 17<SB POS="POST">1</SB>,17<SB POS="POST">2</SB>,...,17<SB POS="POST">N</SB>. Первый, второй,...,N-й цифровые частотные детекторы 16<SB POS="POST">1</SB>,16<SB POS="POST">2</SB>,...,16<SB POS="POST">N</SB> выполнены одинаковыми и содержат первый и второй счетчики. Цель достигается путем устранения неоднозначности при формировании кода поддиапазона на выходе частотного дискриминатора 7. Умножитель по пп.2-4 ф-лы отличается выполнением генератора 6 сетки частот, частотного дискриминатора 7 и цифрового частотного детектора 16. 3 з.п. ф-лы, 3 ил.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК () 9) (1)) (si)s Н 03 В 19/10

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Фиг.1

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (21) 4414849/24-09 (22) 25.04.88 (46) 15,12.90. Бюл. ¹ 46 (72) B.Å.Åôðåìîâ, А,К,Кравец, С.И,Покрас и С.Г.Таранов (53) 621.374,4 (088.8) (56) Авторское свидетельство СССР

N 765818, кл. Н 03 В 19/10, 1978. (54) УМНОЖИТЕЛЬ ЧАСТОТЫ (57) Изобретение относится к радиотехнике и связи. Цель изобретения — повышение точности умножения при функциональной зависимости коэффициента умножения от частоты входного сигнала. Умножитель частоты содержит формирователь 1 импульсов, управляемый делитель 2 частоты, преобразователь 3 временной интервал — код, преобразователь 4 код — временной интервал, генератор 5 опорной частоты, генератор 6 сетки частот, частотный дискриминатор 7, дешифратор 8, коммутатор 9 и счетчик 10.

Генератор 6 сетки частот содержит первый и второй делители 11,12 частоты, первый и второй счетчики 13 и 14. Частотный дискриминатор 7 содержит делитель 15 частоты,N цифровых частотных детекторов 16), 162,...16M и N RS-òðè(ãåðîâ 171, 172,... 17и.

Цифровые частотные детекторы 16), 16,...

16н идентичны и содержат по два счетчика, Цель достигается путем устранения неоднозначности при формировании кода поддиапазона на выходе частотного дискриминатора 7. Умножитель по пп. 2 — 4 ф-лы отличается выполнением генератора

6 сетки частот, частотного дискриминатора 7 и цифрового частотного детектора 16.

3 з.п,ф-лы, 3 ил.

1614096

Изобретение относится к радиотехнике и связи и может быть использовано в измерительной технике. . Цель изобретения — повышение точности умножения при функциональной зависим зсти коэффициента умножения от частоты входного сигнала, На фиг. 1 представлена структурная электрическая схема умножителя частоты; на фиг. 2- структурная электрическая схема цифрового частотного детектора; на фиг. 3характеристика частотного дискриминатора.

Умножитель частоты содержит формирователь 1 импульсов, управляемый делитель 2 частоты, преобразователь 3 временной интервал — код, преобразователь

4 код — временной интервал, генератор 5 опорной частоты, генератор 6 сетки частот, частотный дискриминатор 7, дешифратор 8, коммутатор 9 и счетчик 10. Генератор 6 сетки частот содержит первый 11 и второй 12 делители частоты и первый 13 и второй 14 счетчики.

Частотный дискриминатор 7 состоит из делителя 15 частоты, N цифровых частотных детекторов 161, 162, ... 16и. и N RS-триггеров

171, 172, .;. 17д (RS-триггеры). Цифровые частотные детекторы 16>, 162.... 16ц, идентичны и содержат по два счетчика 18 и 19.

Умножитель частоты работает следующим образом.

При поступлении периодического сигнала на формирователь 1 на его выходе формируется последовательность импульсов, интервал следования которых равен периоду сигнала. Эта последовательность через управляемый делитель 2 поступает на сигнальный вход преобразователя 3 времен.ной интервал-код. на выходе которого с учетом коэффициента деления m управляемого делителя 2 код входного временного интервала определяется по формуле:

° тзапп > с-вх где faan n — частота заполнения на тактовом входе.

Необходимая емкость преобразователя временной 3 интервал-код определяется нижней границей п-ro поддиапазона 1мин и частой заполнения fsan n у аап" <2 г — 1, f мим и где г-1,2,...,R число двоичных разрядов преобразователя 3 временной интервал — код.

Погрешность преобразователя мак, принимает максимальное значение на верхней частоте fMaxcn / макс и, )QQ (%t (3)

Из (2) и (3) следует, что при заданных r u

Я>макс частота заполнения на тактовом входе преобразователя 3 временной интервал- о

10 код определяется из неравенства: макс " 1ОО (faan n ((2 г — 1) f мин п (4)

Г Омакс

На выходе преобразователя 4 код-временной интервал формируется периодическая последовательность импульсов с частотой: твх К вых = = вх КО

m (5) где К вЂ” коэффициент умножения частоты в преобразователе 4 код-временной интервал;

Ko — общий коэффициент умножения частоты с учетом коэффициента деления m управляемого делителя 2.

B зависимости от соотношения между m и К общий коэффициент умножения частоты

Ко может быть целым и дробным, в том числе большим и меньшим единицы.

Границы поддиапазонов входной частоты (фиг.3) задаются на выходах генератора

6 сетки частот, В частотном дискриминаторе

7 частота сигналов сравнивается с границами поддиапазонов и формируется код поддиапазона, поступающий на дешифратор 8.

8 зависимости от выходного кода дешифратора 8 на тактовые входы преобразователя

3 временной интервал-код и преобразователя 4 код-временной интервал с выхода

40 коммутатора 9 поступает необходимая частота заполнения узап п. удовлетворяющая условию(4), а также формируется соответсгвующий коэффициент деления m управляемого делйтеля 2. Сетка частот заполнения формируется на выходе счетчика 10.

При небольших флюктуациях частоты входного сигнала на границах поддиапазонов. может возникнуть неоднозначность в определении номера поддиапазона. Для исключения неоднозначности каждая граница поддиапаэона задается в виде нижней и верхней допусковых частот fH и и fa и. При увеличении входной частоты каналы сравнения частотного дискриминатора срабатывают по частотам 1в и а при уменьшении входной частоты — по 4 и (фиг.3), участки перекрытия поддиапазонов заштрихованы.

Сетка частот f> и задается первым делителем частот 11 и первым счетчиком 13, а fa u — вторым делителем частоты 12 и вторым

1614096 счетчиком 14. Ширина участков перекрытия поддиапазонов ЛЬ зависит от соотношения коэффициентов деления р и q делителей частоты 11, 12 и для и-го поддиапазона с учетом счетчиков 13 и 14 определяется по 5 формуле:

bf. = —,(— — — ). p >а, (6)

1 fo fo

2 а р где $=0,1,2,...,$ — номер разряда первого и второго счетчиков 13, 14.

Величина Л 4 выбирается при помощи коэффициентов р и q исходя из заранее известных максимальных отклонений частоты входного сигнала от установившегося зна-. чения. В цифровых частотных детекторах используются счетчики 18 и 19 с модулем счета 4. Если на счетный вход поступает частота f<, а на установочный вход — меандр с частотой fR, то на выходах счетчиков 18 и

19 импульсы начинают появляться при усло; вии

fc > 2fR {7)

На установочный вход первого счетчика

18 поступает частота fgn/4 на счетный вход второго счетчика 19 — частота f,,а на сое-. диненные счетный вход первого счетчика.

18 и установочный вход второго счетчика 19 подается меандр с частотой 4,/2, При этом в соответствии с {7) импульсы на выходе первого счетчика 18 появляются при усло- 30 вии fax > f> <, а на выходе второго счетчика

19 — при fax > fH n. На выходе дешифратора

8 в зависимости от выходного кода RS-триг геров 171, 172Ä..17м формируется адрес частоты заполнения поддиапаэона для коммутатора 9 и код.необходимого коэффициента деления управляемого делителя 2.

Таким образом генератор сетки частот

6, частотный дискриминатор 7, дешифратор

8 и коммутатор 9 позволяют сократить раэ- 4 рядность преобразователя 3 временной интервал-код и преобразователя 4 код-временной интервал повысить точность умножения при функциональной зависимости коэффициента умножения от частоты входного сигнала.

Формула изобретения

1. Умножитель частоты. содержащий последовательно соединенные формирователь импульсов и управляемый делитель частоты, последовательно соединенные преобразователь временной интервал-код и преобразователь код — временной интервал и генератор опорной частоты, о т л и ч аю шийся тем, что, с целью повышения 6 точности умножения при функциональной зависимости коэффициента умножения от частоты входного сигнала, в него введены последовательно соединенные двшифратор и коммутатор, генератор сетки частот, частотный дискриминатор и счетчик, вход которого соединен с входом генератора сетки частот и выходом генератора опорной частоты, выходы первой и второй групп выходов генератора сетки частот соединены с соответствующими входами соответственно первой и второй групп входов частотного дискриминатора, первый, второй, ... N-й выходы которого соединены с соответствующими входами дешифратора, выходы счетчика соединены с соответствующими сигнальными входами коммутатора, выход которого соединен с тактовыми входами преобразователя временной интервал — код и преобразователя код — временной интервал, выход формирователя импульсов соединен с сигнальным входом частотного дискриминатора, выход дешифратора соединен с управляющим входом управляемого делителя частоты, выход которого соединен с сигнальным входом преобразователя временной интервал — год.

2, Умножитель по п.1, о т л и ч а ю щи йс я тем, что генератор сетки частот содержит последовательно соединенные первый делитель частоты и первый счетчик и последовательно соединенные второй делитель частоты и второй счетчик, счетные входы первого и второго делителей частоты объединены и являются входом генератора сетки частот, выходы первого счетчика и выходы второго счетчика являются соответственно первой и второй группами выходов генератора сетки частот.

3. Умножитель по пп.1 и 2, о т л и ч а юшийся тем, что частотный дискриминатор содержит делитель частоты и N каналов, каждый иэ которых содержит цифровой частотный детектор и RS-триггер, а в каждом иэ каналов S- u R-входы RS-триггера соединены соответственно с первым и вторым выходами цифрового частотного детектора, первые входы цифровых частотных детекторов первого, второго, ..., N-го каналов составляют первую группу входов частотного дискриминатора, вторые входы цифровых частотных детекторов первого, второго, ..., N-ro каналов составляют вторую группу входов частотного дискриминатора, третьи входы цифровых частотных детекторов каждого из N каналов соединены с выходом делителя частоты, вход которого является сигнальным входом частотного дискриминатора, выходы RS-триггеров первого, второго, ..., N-го каналов являются соответственно первы., вторым, ..., N-м выходами частотного дискриминатора.

4. Умножитель по пп.1 — 3, о т л и ч а юшийся тем, что цифровой частотный

1614096

8-&од Г"23

6r б из 6з

Составитель Ю, Максимов

Редактор Л. Пчолинская Техред М.Моргентал Корректор В. Гирняк

Заказ 3897 Тираж 655 Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., 4/5

Производственно-издательский комбинат "Патент", r. Ужгород, ул. Гагарина, 101 детектор каждого из N каналов содержит первый и второй счетчики, причем установочный вход первого счетчика и счетный вход второго счетчика являются соответственно первым и вторым входами цифрового частотного детектора, счетный вход первого счетчика соединен с установочным входом второго счетчика и является третьим входом цифрового частотного детектора, выходы первого и второго счетчиков являются соот5 ветственно первым и вторым выходами цифрового частотного детектора.