Устройство для деления

 

Изобретение относится к вычислительной технике и может быть использовано в арифметических устройствах ЭВМ. ЦЕЛЬЮ ИЗОБРЕТЕНИЯ ЯВЛЯЕТСЯ ПОВЫШЕНИЕ ТОЧНОСТИ ВЫЧИСЛЕНИЯ ЧАСТНОГО. УСТРОЙСТВО СОДЕРЖИТ ВХОД 1 ДЕЛИМОГО, ВХОД 2 ДЕЛИТЕЛЯ, БЛОК 3 ДЕЛЕНИЯ, ДЕКРЕМЕНТОР 4, ИНКРЕМЕНТОР 5, УМНОЖИТЕЛИ 6,7, КОМПАРАТОРЫ 8,9, МУЛЬТИПЛЕКСОРЫ 10-11, ЭЛЕМЕНТЫ ИЛИ 12,13 выход 14 частного, выход 15 признака равенства нулю остатка от деления. Работает устройство следующим образом. Частное с выхода блока деления умножается первым умножителем на делитель и полученное произведение сравнивается первым компаратором с делимым. По результату сравнения: на выход частного устройства выдается или уменьшенное декрементором на единицу младшего разряда мантиссы частное, или частное без изменений, или умножается вторым умножителем делитель и увеличенное на единицу младшего разряда мантиссы частное, полученное произведение сравнивается вторым компаратором с делимым и по результату сравнения на выход частного устройства выдается либо увеличенное на единицу младшего разряда мантиссы частное, либо частное без изменений. В случае равенства нулю остатка от деления выдается признак равенства нулю остатка. 1 ил.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

А1 (19) (И)

Ц1)g С 06 F 7/52 1

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Н А ВТОРСНОМУ СВИДЕТЕЛЬСТВУ

ГОСУДАРСТ8ЕННЦЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР

1 (21) 46915 74/24-24 (22) 30,03.89 (46) 23,12 ° 90, Бюл, Ф 47 (72) Э,И,Ревинский (53) 681.325 (088,8) (56) Ричардс P К. Арифметические операции на цифровых вычислительных машинах, - М,; Иностранная литература, )957, с,301, 302.

Авторское свидетельство СССР

11 781813, кл. С 06 Г 7/52, 1978, 2 (54) УСТРОЙСТВО ДЛЯ ДЕЛЕНИЯ (57) Иэобретение относится к вычислительной технике и может быть использовано в арифметических устройствах

3ВМ, Целью иэобретения является повышение точности вычисления частного.

Устройство содержит вход 1 делимого, вход 2 делителя блок 3 деления, декрементор 4, инкрементор 5, умножители 6,7, компараторы 3,9, мульти плексоры 10,11, элементы ИЛИ 12,13, 3

16 выход 14 частного, выход 15 признака равенства нулю остатка от деления

Работает устройство следующим образом. Частное с выхода блока деления умножается первым уиножителем на делитель и полученное произведение сравнивается первым компараторои с делимым, По результату сравнения: на выход частного устройства выдается или уменьшенное декременторои на, единицу млаДшего разряда мантиссы частное, или частное без изменений, 1

15707

10 или умножается вторым умножителем делитель и увеличенное на единицу младшего разряда мантиссы. частное, полученное произведение сравнивается вторым компараторои с делимым и по результату сравнения на выход частного устройства выдается либо увеличенное на единицу младшего разряда мантиссы частное, либо частное без изменений. В случае равенства нулю остатка от деления выдается признак равенства нулю остатка. 1 ил.

Изобретение относится к вычисли- 20 тельной технике и может быть использовано в арифметических устройствах

ЭВМ, Цель изобретения - повышение точности вычисления частного. 25 .На чертеже изображена блок-схема устройства для деления, Устройство содержит вход 1 делимого, вход 2 делителя, блок 3 деления, декрементор 4, инкрементор 5,.уиножи- З0 тели 6 и 7, компараторы 8 и 9, мультиплексоры 10 u ll элементы ИЛИ 12 и )3, выход 14 частного и выход 15 признака равенства нулю остатка от деления.

Устройство работает следующим об- разом.

Данные с входов делимого ) и дели. теля 2 поступают на соответствующие входы блока 3 деления, где произво40 дится деление по методу последовательных приближений, и на выходе блока деления формируется частное с погреш- ностью, не превышающей +l младшего разряда мантиссы, которое умножается уиножителем 6 на делитель с входа 2

45 делителя устройства. Полученное с выхода умножителя 6 произведение поступает иа информационный вход первого компаратора 8, где сравнивается с делиьыи, поступившим с входа 1 делимо50 го устройства на вход эталона первого коипаратора 8, На выходе первого компаратора 8 формируется результат с сравнения произведения с делимым, в соответствии с которым посредством связи выхода "Больше" первого компа ратора 8 с входом разрешения первого входа первого мультиплексора 10 и ° связи выходов Равно и |Меньше с первого компаратора 8 через первый логический элемент ИЛИ )2 с входом разре шения второго входа первого мульти-. плексора 10 выполняются следующие действия;

Если произведение равно или меньше делимого, то первым мультиплексором 10 выбирается частное с выхода блока 3 деления, Если произведение больше делимого, первым мультиплексором 10 выбирается результат с выхода декрементора 4, который вычитает из мантиссы частного, сформированного блоком 3 деления, единицу младшего разряда.

Одновременно с работой первого умножителя 6 инкремеитор 5 увеличивает частное, сформированное блоком 3 деления, на:единицу младшего разряда мантиссы, Полученный таким образом результат с выхода инкрементора 5 поступает на второй вход второго умножителя 7, где умножается на делитель с входа 2 делителя устройства, Произведение с выхода второго умножителя 7 поступает на информационный вход второго комларатора 9, где сравнивается с делимым, поступившим с входа 1 делимого устройства на вход эталона второго коипаратора 9. На выходах второго компаратора 9 формируется результат сравнения произведения с выхода второго умиожителя с делимым с входа

) делимого устройства, s соответствии с которым посредствои связи выхода

"Больше" второго компаратора 9 с входом разрешения первого входа второго мультиплексора 1) н связи выхода "Равно" второго компаратора 9 с входом

161570

Формул а изобретения

Составитель Н,Маркелова

Техред H.Ходанич Корректор С,Черни .

Редактор 0,10рковецкая

Заказ 3987

Тираж 562

Подписное

ВНИИПИ Государственного комитета по.изобретениям и открытиям при ГКНТ СССР

113035, Москва„ Ж-35, Раушская наб., д. 4/5

Производственно-издательский комбинат "Патент", г.ужгород, ул. Гагарина,101 разрешения второго входа второго мультиплексора 11 выполняются следую= щие действия, Если произведение равно делимому, то вторым мультиплексором 11 выбира-ется результат с выхода инкрементора

5.

Если произведение больше делимого, то вторым мультиплексором 11 выбирает= 10 ся результат с выхода первого мультиплексора 10, который равен частному с выхода бпока 3 деления.

Результат с выхода второго мультиплексора 11 выдается на выход 14 частного устройства. Если на выходе

"Равно" первого компаратора 8 или на выходе "Равно" второго компаратора 9 присутствует логическая единица, то посредством соответствующих связей и 20 второго логического элемента ИЛИ 13 на выход 15 признака равенства нулю остатка от деления выдается логичес= кая единица, в противном случаенуль. 25

Устройство для деления, содержащее блок деления, входы делимого и делителя которого соединены с одноименными входами устройства, о т л ич а ю щ е е с я тем, что, с целью повышения точности вычисления частного в устройство введены два умножителя, декрементор, инкрементор, два компаратора, два мультиплексора и два элемента ИЛИ, причем вход делимого устройства соединен с первыми входами

7 ь первого и второго компараторов, вторые входы которых соединены с выходами первого и второго умножителей соответственно, входы первЫх сомножителей которых соединены с входом делителя устройства, выход блока деления соединен-с входом второго сомножителя первого умножителя, с входами инкрементора, декрементора и первым иифор= мационным входом первого мультиплек-. сора, второй информационный вход ко= торого соединен с выходом декрементора, выход инкрементора соединен с входом второго сомножителя второго умножителя и первым информационным входом второго мультиплексора, второй информационный вход которого соединен с выходом первого мультиплексора, первый управляющий вход которого соединен с выходом "Больше" первого комг.аратора, выход Равно" которого соединен с первыми входами первого и второго элементов ИЛИ, выход "Меньше" первого компаратора соединен с вторым входом первого элемента ИЛИ, выход которого соединен с вторым управляю"; щим входом первого мультиплексора, выход. Меньше второго компаратора соединен с первым управляюшим входом второго мультиплексора, второй управляющий вход которого соединен с выходом пРавно второго компаратора и вторым входом второго элемента ИЛИ, выход которого соединен с выходом признака равенства нулю остатка от деления устройства, выход второго мультиплексора соединен с выходом частного устройства.